[发明专利]提供现场可编程系统级装置的软件工具

说明书

技术领域

本发明涉及现场可编程系统级集成电路(FPSLIC)，特别是涉及用于共同检验FPSLIC装置的硬件仿真和软件仿真的方法和系统。

相关技术

系统级集成(SLI)正很快变为优选的完成电子设计的方法。将系统的所有功能集成在系统级集成电路(IC)中能提高性能、降低功耗、削减单位生产成本并允许产品做得更小。这些在电信、多媒体和网络应用中是特别重要的益处。

一个“系统”包括三个主要的组件块：处理器、存储器和逻辑块。通常，处理器用于控制流程逻辑，存储器用于程序和数据的存储，逻辑块用于数据路径逻辑。一个实际的系统级解决方案必须包括所有这三种组件块。ASIC解决方案

到现在为止，系统级集成主要通过以单元为基础的和掩模特定应用集成电路(ASIC)来实现，因为这些是仅有的具有足够的密度以处理系统级设计的可用的解决方案。可惜，ASIC具有高的非再现工程(NRE)成本、长的研制周期和显著的最小指令数。结果，系统级ASIC实现仅对于具有相对较长的产品生命周期的最高容量的设计来说是可以接近的。对于系统级ASIC的最小容量要求目前通常是每年每设计超过500,000美元。具有短的产品生命周期、低于中等容量的容量、推向市场的时间压力或快速发展的标准的设计负担不起与ASIC方案有关的长的开发周期、风险和高的NRE费用。

即使当ASIC解决方案满足了容量/费用的标准时，在设计中要改正错误或改进该设计的任何改动都会留给改进者大量可能无用的部件和另一个长的ASIC设计周期。这对于快速发展的设计例如电信、网络和多媒体中的设计来说特别成问题。对这些和其它的设计来说，可编程的解决方案更好，因为这样的设计可以在开发中和在现场都可随意地改变。ASIC解决方案不是这些设计的选择。

相当数目的这些快速发展的设计通过下列产品的结合得以实现：可编程逻辑、分立的标准产品(微控制器、存储器)和专用标准产品(ASSP)如T1接口、ATM、10/100 PHY和视频/音频编解码器。尽管这种途径提供了快速发展设计的灵活性，但它却不具备单片系统级集成电路的性能、功耗、尺寸和可靠性方面的优点。单片的、可编程的解决方案显然是更好的选择。可编程系统级集成的多种方法

现场可编程门阵列(FPGA)和其它IC的销售者已开发了各种各样的提供可编程系统级集成的途径。这些途径包括“纯游戏”高密度FPGA和结合了FPGA和固定的逻辑功能的混合装置。

目前最广泛地被推崇的获得可编程SLI的方法是Xilinx的Virtex和Altera的APEXFPGA系列，它们自称可多达一百万的门。尽管工业分析家们认为这些门数实际上可能被夸大了，但这些装置仍然是大得足以支持设计的系统级集成，否则设计的系统级集成会转而利用掩模或单元为基础的ASIC了。FPGA现在不仅在密度方面与掩模ASIC竞争，而且低密度的FPGA还可与掩模ASIC在价格方面竞争。高密度FPGA正被提议作为系统级集成的可编程的、单片的解决方案。尽管大型的FPGA的可编程性非常诱人，它们却存在一些显著的缺点。

尽管深层亚微米工艺技术已降低了低密度和中密度FPGA的价格，以使在许多情况下FPGA的价格与ASIC相同，但大门数的FPGA装置仍是非常昂贵的。例如，Xilinx的百万门Vertex XCV1000装置目前每个卖4,298.00美元。这些装置极高的价格限制它们仅能用于少量的价格非常高的产品的以ASIC为原型的模仿和生产过程。如果认为相当密度的掩模ASIC花费大约50美元的话，这些大的FPGA则超出了大多数设计/应用的容量。

尽管FPGA装置可使ASIC的开发周期减半，但大型FPGA的复杂性却带给系统级设计一个长的设计和发展过程。今天，“推向市场的时间”是一项产品成功与失败的区别。设计一个百万门FPGA逻辑电路需耗费大量时间。常常用具有知识产权(IP)的核心来减少设计周期。但是，集成销售者在设计中提供软IP本身通常是一个麻烦和耗费时间的过程。

仿真是大型FPGA的另一个问题。HDL仿真对于仿真大型设计出奇地慢，特别是使用复杂的软IP核心时。仿真一个一百万门FPGA设计耗费的时间那样长以致许多设计者并不完全进行仿真甚或一点都不进行仿真。结果这些设计更可能含有未被发现的错误，以致延长了调试的周期，更进一步地，这会延迟产品的推出。