[发明专利]从钽卤化物前体得到的热化学气相沉积钽氮化物膜的等离子体处理方法

说明书

发明领域

本发明涉及集成电路的形成，具体地说涉及从钽卤化物前体得到的钽氮化物膜的化学气相沉积方法。

背景技术

集成电路(IC)在电气设备中为信号传输提供通路。设备中的IC由许多被包含在半导体基片硅基层中的有源晶体管组成。为了提高IC的容量，在基片的硅基中的一个有源晶体管与基片的硅基中的另一个有源晶体管之间用金属“导线”建立大量内连接。这些内连接，通称为电路的金属内连接，是由刻入基片中的孔、通路和沟槽形成的。金属内连接与硅基实际接触的特定的点被称为触点。其余的孔、通路和沟槽用导电材料填充，称为接触插头。由于晶体管密度不断升高，形成高水平的集成电路，因此接触插头的直径必须降低，以容许内连接的数量增加、多极金属化结构和更高纵横比的通路。

铝已经是集成电路中触点和内连接的被接受的标准。但是，铝电迁移及其高电阻的问题要求用于具有亚微尺寸的更新结构的新材料。铜有希望成为超大规模集成(ULSI)电路中下一代集成电路的内连接材料，但是在低温下铜硅化物(Cu-Si)化合物的形成及其通过氧化硅(SiO₂)层的电迁移对其使用不利。

随着作为内连接元件选择的铝到铜的变迁，需要新材料作为阻挡层，防止铜扩散到基片的下层介电层中并为随后的铜沉积形成有效的“胶”层。同样也需要新材料作为衬片(liner)，将其后所沉积的铜粘附到基片上。衬片必须还在铜和阻挡材料之间提供低电阻界面。以前与铝一起使用的阻挡层，例如通过物理气相沉积(PVD)如溅射和/或化学气相沉积(CVD)而沉积的钛(Ti)和钛氮化物(TiN)阻挡层，作为铜的扩散阻挡是无效的。另外，在PVD和/或CVD使用的相对低的温度下，Ti与铜反应形成铜钛化合物。

溅射的钽(Ta)和反应性溅射的钽氮化物(TaN)已被证明是铜和硅基片间的良好扩散阻挡，这是由于它们的高传导性、高热稳定性和对外来原子的扩散阻力。但是，沉积的Ta和/或TaN膜因其遮蔽效应而具有固有的差台阶覆盖。因此，溅射方法被限于相对较大的器件大小(feature size)(＞0.3μm)和小纵横比的触点和通路。CVD提供优于PVD的更好保形性的固有优点，即使是小结构(＜0.25μm)和高纵横比。但是，具有金属-有机源的Ta和TaN，如叔丁基亚氨三(二乙基酰氨基)钽(TBTDET)、五(二甲基氨基)钽(PDMAT)和五(二乙基氨基)钽(PDEAT)的CVD得到混合的结果。其它问题是所有生成的膜均具有相对高的氧和碳杂质的浓度，且需要使用载气。

使用载气的需要的不利因素是，载气中前体气体的浓度不精确已知。结果是，进入CVD反应室的载气和前体气体的混合物的精确计量并不保证进入反应器的前体气体单独的精确计量。这可能导致CVD反应室内的反应物太浓或太稀。载气的使用还有的不利之处是，微粒常常作为污染物被载气带起并输送至CVD反应室。在加工过程中的半导体晶片表面上的微粒可能导致杂质半导体器件的产生。

因此，PECVD中使用的在相对低的温度(＜500℃)下沉积TaN的方法将在用于下一代IC的铜阻挡的形成中提供优点。理论上，沉积的膜将具有高台阶覆盖(器件底部涂层厚度与器件侧面或基片上表面或与器件相邻的晶片的上表面的涂层厚度之比)、良好的扩散阻挡性质、最少的杂质、低电阻率、良好的保形性(甚至高纵横比器件的复杂形态的表面)，并且理论上，该方法将具有高沉积速率。

发明概述

本发明涉及在基片上从钽卤化物前体沉积钽氮化物(TaN_x)膜的方法。钽卤化物前体在足以使该前体汽化以提供汽化压力将钽蒸气输送到含有基片的反应室中的温度下被输送。汽化压力大于3托。该蒸气与含氮的工艺气体混合，TaN_x通过热化学气相沉积(热CVD)方法被沉积在基片上。暂停沉积以等离子体处理膜表面，然后恢复沉积。在热CVD方法(PTTCVD)中以固定时间间隔进行等离子体处理，直至得到期望的膜厚度。钽卤化物前体是钽氟化物(TaF)、钽氯化物(TaCl)或钽溴化物(TaBr)，优选为五氟化钽(TaF₅)、五氯化钽(TaCl₅)或五溴化钽(TaBr₅)。基片温度在300℃-500℃的范围内。