[发明专利]半导体器件的制造方法及其制造生产线

权利要求书

1.一种半导体器件的制造方法，其特征在于：包含有在半导体衬底上形成的构成部位的最小加工尺寸为0.3μm以下的加工工序，

使用具有6英寸以下直径的半导体晶片用作所述半导体衬底。

2.一种半导体器件的制造方法，其特征在于：包含有在半导体衬底上形成的构成部位的最小加工尺寸为0.3μm以下的加工工序，

使用连接配置以只具有6英寸以下直径的半导体晶片作为处理对象的多个处理装置和运送机构，对所述半导体晶片连续实施各种成膜、加工处理，将期望的构成部位形成在半导体晶片上的制造生产线。

3.一种半导体器件的制造方法，其特征在于：

至少包括多个成膜工序和多个腐蚀工序，所述腐蚀工序的至少一个工序中的最小加工尺寸为0.3μm以下的微细加工，使用直径为6英寸以下的衬底作为形成半导体器件的衬底。

4.一种半导体器件的制造方法，其特征在于：通过多个成膜工序和多个腐蚀工序在半导体衬底上形成集成电路元件，

在所述腐蚀工序中的至少一个工序中，进行最小加工尺寸为0.3μm以下的微细加工，并且所述半导体衬底的直径为6英寸以下。

5.一种半导体器件的制造方法，其特征在于：形成包含具有0.3μm以下栅极长度的晶体管的集成电路，

使用直径为6英寸以下的半导体衬底。

6.一种半导体器件的制造方法，其特征在于：搭载包含具有0.3μm以下栅极长度的晶体管的集成电路，

使用直径6英寸以下的半导体衬底，并且使每一枚所述半导体衬底搭载的所述集成电路的半导体器件的制造个数在4个以下。

7.一种半导体器件的制造方法，其特征在于：形成包含具有0.3μm以下栅极长度的晶体管的集成电路，

使用直径约2英寸以下的半导体衬底，并且使每一枚所述半导体衬底搭载的所述集成电路的半导体器件的制造个数为1个。

8.一种半导体器件的制造方法，通过多个成膜工序和多个腐蚀工序在半导体衬底上形成集成电路，其特征在于：

所述腐蚀工序的至少一个进行0.3μm以下的微细加工，并且所述半导体衬底，使用每一枚的集成电路的可得到数目为低于300个的直径的半导体衬底。

9.一种半导体器件的制造生产线，对半导体衬底实施一连串的处理，在该半导体衬底上形成集成电路，其特征在于：

由至少包括成膜装置和腐蚀装置的一连串处理装置来构成，在至少一个腐蚀装置中，可进行0.3μm以下的微细加工，所述一连串的处理装置实际上仅以直径6英寸以下的半导体衬底作为处理对象。

10.一种半导体器件的制造生产线，对半导体衬底实施一连串的处理，在该半导体衬底上形成集成电路，其特征在于：

由至少包括成膜装置和腐蚀装置的一连串处理装置来构成，在至少一个腐蚀装置中可进行0.3μm以下的微细加工，

所述一连串的处理装置有与直径6英寸以下的半导体衬底相对应的规格。

11.一种半导体器件的制造生产线，在半导体衬底上实施一连串的处理，在该半导体衬底上形成集成电路，其特征在于：

由包括成膜装置、图形曝光装置、腐蚀装置和测试装置的一连串处理装置来构成，至少在一个图形曝光装置和一个腐蚀装置中可进行0.3μm以下的微细加工，所述一连串的处理装置有与直径6英寸以下的半导体衬底相对应的规格。

12.一种半导体器件的制造生产线，对半导体衬底实施一连串的处理，在该半导体衬底上形成集成电路，其特征在于：

所述制造生产线包括2个子生产线，所述各个子生产线由包括成膜装置、图形曝光装置、腐蚀装置和测试装置的一连串处理装置来构成，

至少在一个图形曝光装置和一个腐蚀装置中可进行0.3μm以下的微细加工，

在所述一个子生产线中，一连串的处理装置有与直径6英寸以下的半导体衬底相对应的规格，在另一个子生产线中，一连串的处理装置有与直径8英寸以上的半导体衬底相对应的规格。