[发明专利]具有存储单元和基准单元的集成存储器以及这种存储器的运行方法

说明书

本发明涉及具有存储单元和基准单元的一种集成存储器，以及这种存储器的一种运行方法。

在US 5,844,832 A中和在US 5,572,459 A中说明了具有1晶体管/1电容器型的存储单元的铁电存储器(FRAM或FeRAM)。存储电容器具有一个铁电电介层，为了存储不同的逻辑状态将铁电电介层的极化调节到不同的值上。通过调节电介层的极化来影响存储电容器的电容。由于所述的存储单元在读出访问时基于它们有限的电容，可能仅促成与它们连接的位线上的微小的电位改变，这些存储器具有差分读出放大器，正如它们例如也在DRAM(动态随机存取存储器)上得到采用的那样。每个读出放大器是与一对位线连接的。在存储单元中之一的读出访问时，将这个存储单元经位线之一电气地与所属的读出放大器连接，而与此读出放大器连接的位线对的另一个位线，将基准单元与读出放大器的第二输入端电气地连接。

基准单元基本上是像FRAM的标准存储单元那样构造的，并且用于在相应的第二位线上生成基准电位。然后读出放大器放大在两个位线之间出现的电位差。为了生成第二位线上的所希望的基准电位，事先在基准单元中存储相应的基准信息是必要的。为此，既在US5,572,459 A中，也在US 5,844,832 A中，与标准存储单元相比修改了基准单元，办法是将它们是经附加的晶体管与用于输送所希望基准信息的电位线连接。这些附加的晶体管是与存储单元之内的一个电路节点连接的，此电路节点位于有关选择晶体管和基准单元的存储电容器之间。

通过附加的晶体管所修改的上述存储单元具有这种缺点，即基于附加存在的晶体管它们不是完全等同地像标准存储单元那样构造的。这导致这种后果，即不能在像标准存储单元那样的相同网格(Raster)中制造基准单元。由此产生存储器的一种高费用的制造工艺。

本发明的任务在于提供所述类型的一种集成存储器，可以在规则的网格中布置此存储器的存储单元和基准单元。此外应提供这种存储器的一种运行方法。

用按权利要求1的一种集成存储器以及用按权利要求9的一种运行方法解决这些任务。本发明的有利的结构和进一步发展是从属权利要求的对象。

集成存储器具有等同构造的存储单元和基准单元。第二开关元件用于将基准信息输送到基准单元中。由于第二开关元件不是与基准单元之内的电路节点，而是与所属位线上的电路节点连接的，因此不必相对于存储单元来修改基准单元。这一方面使得在规则的网格中制造具有存储单元和基准单元的存储单元阵列成为可能，网格的范围是通过存储单元的最小尺寸给定的。另一方面产生这种优点，即以相同的方式进行基准信息进入基准单元中的写入和读出，正如数据进入存储单元中的写入或读出那样。由于在访问时存储单元准确的性能也取决于制造工艺的起伏，所以像存储单元那样等同构造的基准单元的访问性能，基于这样的影响，像对存储单元中的那种访问性能那样，以相同的方式受到影响。因此保证了，甚至对于存储器的不同制造条件，由基准单元供支配的基准信息是与标准存储单元的已改变的访问性能匹配的。

按本发明的一个进一步发展，基准单元和第一开关元件是布置在有关位线的与读出放大器相对的末端上的。由此产生电路技术上有利的一种装置，在此装置上需要较少的控制信号用于控制第一开关元件。为了保持单元阵列的网格，第一开关元件同样可以布置在此网格中。

按本发明的一个另外的进一步发展，第一开关元件是布置在有关位线的与读出放大器相向的末端上的。这有这种优点，即在读出放大器上常常有足够的位置供支配，并且甚至当存储单元阵列的网格基于很小的存储单元而变得很小时，可以因此毫无问题地布置开关元件。

以下借助展示实施例的附图详述本发明。所展示的：

图1为集成存储器的第一实施例，

图2为来自图1的集成存储器的一种变型，

图3为集成存储器的另一个实施例，

图4为来自图3的实施例的一种变型，

图5为不同实施例的存储单元和基准单元的构造。

虽然以下借助涉及一种FRAM型铁电存储器的实施例来阐述本发明，但本发明是不局限于这样的存储器的。它们适合于在所有集成存储器上的应用，这些集成存储器具有差分读出放大器以及与此连接的位线对，除了标准存储单元之外，基准单元也是连接到这些位线对上的。例如本发明也适合于在DRAM上的应用。