[发明专利]PLL电路

说明书

本发明涉及一种产生和输出一个与一个基准频率信号具有预定关系的频率信号的PLL电路，更具体地说，涉及一种在其中PLL操作停止的情况下规定对策的PLL电路。

如图7中表明的那样，在PLL电路中，一个基准信号fr和一个比较信号fc的相位在一个由一个异电路等形成的相位比较器101处比较。比较结果的信号在一个环路滤波器102处滤波，以成为一个控制电压Vc。由一个电压控制振荡器(VCO)103振荡的频率由该控制电压Vc控制，并且在此处得到的频率信号fck是输出频率信号。该输出频率信号fck输入到一个分频器104，并且在这里，使频率是1/N，并且把生成信号作为比较信号fc输入到相位比较器101。

在PLL电路处，整个电路这样操作，从而给定基准信号fr的频率是fr、比较信号fc的频率是fc、及振荡频率信号fck的频率是fck，在同步状态下，满足关系式

fr≌fc,fc=fck/N

从而比较信号fc总是跟随基准信号fr。

当数字处理一个模拟图象信号时，使用一个如此描述的PLL电路，以便产生一个抽样时钟。抽样时钟的频率根据图象信号的类型在从10MHz至100MHz或更大的宽范围上延伸。

因此，有这样的情况，其中要求其振荡频率的频率比值是两倍或更多、并且振荡频率大于或等于200MHz的电压控振荡器103。使用一个能覆盖这些情形的宽频范围的电压控制振荡器。

然而，在带有这样一种宽频率范围的电压控制振荡器的PLL电路中，当振荡频率高于需要的时，形成PLL电路的一部分的电路可能不能够跟随，并且PLL操作可能停止。这样一种情形出现，例如，当基准信号fr突然变化(输入信号成为通/断等)，并且振荡频率大大地变化直到达到一种同步稳定状态时，或者当基准信号fr的频率fr大大地增大并且振荡频率增大等时。

在这些情况下，分频电路104的分频操作不能够跟随，并且输出信号，即比较信号fc消失。因而，相位比较器101判断电压控制振荡器103的振荡频率已经下降，这样操作从而增大振荡频率，并且把控制电压Vc升高到最大振荡频率。当这样一种状态出现时，即使该状态是暂时的，操作也不可能通过本身返回常态。

因此，按常规，为了使电压控制振荡器103的振荡频率fck不超过形成PLL电路的其他电路的操作极限频率，一个如图8中表明的电压限制电路105插入在电压控制振荡器103与环路滤波器102之间，从而为控制电压Vc提供一个上限。

在图8的电压限制电路105中，控制电压Vc的最大值由一个电压调节器二极管ZD限制，并且如图9中表明的那样，电压控制振荡器103的振荡频率限制到比最大值fmax足够低的fd。结果，在电压控制振荡器103处振荡的频率fck，在从最小频率fmin至上限频率fd的范围内，并且能避免上述问题。

然而，在其中输入到电压控制振荡器103的控制电压Vc以这样一种方式直接受电压限制电路105限制的方法中，存在这样的问题：必须新校正作为电压限制电路105的限制元件的电压调节器二极管ZD的特性分散、和在电压控制振荡器103处的振荡频率fck相对于控制电压Vc的分散；并且还必须用离开PLL电路的操作频率(目标频率)的足够余量限制PLL电路的振荡频率。

因此，本发明的一个目的在于，提供一种即使电压控制振荡器异常振荡并且PLL电路停止也能容易返回常态的PLL电路。

在本发明中，其中依次环路连接一个相位比较器、一个环路滤波器、一个电压控制振荡器及一个分频器的PLL电路，包括：操作停止检测装置，用来检测PLL操作已经停止；及控制装置，当所述操作停止检测装置检测到操作的停止时，用来这样控制电压控制振荡器，从而电压控制振荡器的振荡频率较低。以这种方式，当电压控制振荡器的振荡频率超过一个预定值并且PLL电路停止操作时，通过一种简单的结构操作能迅速返回常态。

图1是本发明第一实施例的一种PLL电路的方块图。

图2是一个比较信号有/无检测器的方块图。

图3是比较信号有/无检测器的操作的计时图。

图4是一个相位比较器的方块图。

图5是在异常振荡时一个电压控制振荡器的强迫返回的操作特性图。

图6是本发明第二实施例的一种PLL电路的方块图。

图7是一种常规、通用PLL电路的方块图。

图8是一个电压限制电路的电路图。

图9是振荡频率相对于电压控制振荡器的振荡频率的特性图。