[发明专利]数据处理装置和存储器系统

说明书

本发明涉及一种数据处理装置和一种存储器系统，所述数据处理装置包括：第一处理器，它用于提供连续的输入数据集；第二处理器，它用于接收连续的输出数据集，所述存储器系统包括多个存储器电路，它们用于接收连续的输入数据集并提供连续的输出数据集。

本发明还涉及一种存储器系统，它可接收数据并将数据提供给若干个处理器，而且，本发明还涉及在上述数据处理装置中处理数据的方法。本发明具体涉及与包括数据流的多媒体有关的应用程序。

美国专利NO4930066公开了一种存储器系统，它包括：多个数据输入/输出端口，这些端口用于提供页地址；多个存储体，它们用于存储数据页；以及，一交换网络，它用于使数据输入/输出端口与存储体之间的连接转动。将地址传给与数据相关联的存储器系统。所以，就各个输入/输出端口而言，所述系统包括一接口，它用于接收数据和相关地址。这就会在存储数据时导致延迟。而且，从硬件角度说，所述接口是复杂的。此外，存储体可用于读出或写入，但不能用于这两者。在选定存储体以接收要写入的数据并提供要读出的数据时，就会出现存储器访问冲突。当需要两个不同的端口去访问位于同一存储体中的两个页时，上述结构易于发生冲突。

本发明的目的是提供一种如开头段落中所述的更为简单的数据处理装置。

依照本发明，所述数据处理装置包括一主控制器，它用于通过与输入数据集和输出数据集相关的控制命令来设置所述存储器系统，所述存储器系统还包括一控制器，它用于根据控制命令选择第一存储器电路并在第一处理器提供来自输入数据集的数据时在所述第一存储器电路中生成写入地址，且用于根据控制命令选择第二存储器电路并在第二处理器需要来自输出数据集的数据时在所述第二存储器电路中生成读出地址。

与输入数据集和输出数据集有关的上述控制命令设置所述存储器系统，使该系统可独立地生成用于上述两个数据集的数据的地址。所述存储器系统中的控制器可在内部计算输入和输出数据的地址并且本身为各数据选定一存储器电路。因此，处理器不需要为提供或接收数据而传输地址。事实上，处理器在需要或提供数据集时无需知道与所述存储器系统的内部行为有关的任何事情。结果，与先有技术相比，可以极大地简化处理器与这种存储器系统之间存在的任何通讯协议以及最终的硬件实现形式。

本发明的另一个优点涉及以下方面。在本发明的数据处理装置中，所述存储器系统可接收来自第一处理器的输入数据，同时，该存储器系统可将输出数据提供给第二处理器。所述控制器可通过选择用于输入和输出数据的两种不同存储器电路而消除访问冲突。这就能防止所存储的数据的出错。存储器电路还可以是这样类型的存储器电路，它在给定的时间允许读出或者写入，但不允许两者同时进行。这种存储器电路较为便宜，因此，成本效益好是本发明的另一个优点。

可按不同的方式生成读出和写入地址。获得这些地址的一种方式是将所有与输入数据集和输出数据集有关的地址加载进查找表。但是，这些查找表实现起来是复杂的并且需要大的芯片面积。

权利要求2的本发明最佳实施例包括一个读出计数器和一个写入计数器，它们分别用于生成确定要将数据存储到哪里或从哪里取出的读出和写入地址。这两个计数器是用于提供读出地址和写入地址的装置的简化实现形式。

对存储器系统来说，还存在有多种了解在何时由第一处理器提供来自输入数据集的数据以及在何时第二处理器需要来自输出数据集的数据的方法。一种方案是，上述两个计数器响应时钟信号的时钟脉冲递增计数一个单位或递减计数一个单位。这意味着按照由上述时钟信号确定的固定速率接收或提供上述输入和输出数据。

权利要求3的本发明另一个实施例引入了来自处理器的读出信号和写入信号。处理器在需要新的输出数据或在提供新的输入数据时将一读出或写入信号发送给存储器系统。这些信号能使处理器异步地接收或提供数据。在数据处理装置的这一实施例中，所述两个处理器可按它们自己的速率访问存储器系统。如果多个处理器有它们自己的处理速度，在这种情况下，如果所述处理器不能按同样的速率接收或提供数据，则两个处理器可按它们自己的速率访问存储器系统是最优越的。与响应时钟信号传输数据的方案相比，权利要求3的实施例能提供有较大灵活性的优点。