[实用新型]高端路由器IP9000

权利要求书

1、一种高端路由器IP9000，其特征在于：包括中心控制模块、接口模块和高速交换背板三个部分，是一种分布式控制结构；高速交换背板支持中心控制模块和各接口模块之间的互连，是一种千兆位开关结构，每个接口模块通过高速交换背板进行报文线速转发，接口模块和交换背板之间采用多队列机制。

2、如权利要求1所述的高端路由器IP9000，其特征在于：中心控制模块“IP9000-MK”的CPU采用IDT MIPS 4650处理器，主频为150MHz，CPU总线速率为50MHz；系统控制器采用GT64011，PCI总线速率为33MHz；配备有64MB内存，2MB闪存，512KBEPROM，两个与16550A兼容的串口。

3、如权利要求1所述的高端路由器IP9000，其特征在于：接口模块“IP9000-IT”由接口相关部分和接口无关部分组成；接口相关部分主要由接口协议芯片组成，对于千兆接口，接口协议芯片包括SEEQ 8101Gigabit控制器和HDMP-1636A Gigabit收发器，光电收发器则采用HP公司的HFCT-53D5器件；对于10M/100M自适应接口，接口协议芯片包括LSI LOGIC公司的QQ84302 MAC控制器和QQ84220 PHY控制器；接口无关部分包括接收/发送缓冲区、输入控制器、输出控制器、IP/MAC表。

4、如权利要求1所述的高端路由器IP9000，其特征在于：高速交换背板基本结构包括输入缓冲区及其控制逻辑、交换阵列及其仲裁逻辑，输出缓冲区及其控制逻辑；其中输入输出缓冲区由双端口SRAM组成，入控、出控用Altera FLEX10KA实现，交换阵列及仲裁逻辑用Altera MAX7000A实现；高速交换背板提供10个插槽，最多可插8个接口模块，2个中心控制卡。

5、如权利要求1所述的高端路由器IP9000，其特征在于：接口卡包括：物理层及链路层芯片、寄存器接口、MAC地址表、入控、接收接口、出控、发送接口；对于千兆接口，物理层及链路层芯片包括SEEQ 8101Gigabit控制器和HDMP-1636A Gigabit收发器，光电收发器则采用HP公司的HFCT-53D5器件；对于10M/100M自适应接口，物理层及链路层芯片包括LSILOGIC公司的QQ84302 MAC控制器和QQ84220 PHY控制器；寄存器接口提供CPU对各寄存器的访问通道，命名IP9000-IT-RR；MAC地址表保存IP地址和MAC地址的映射关系，选用DRAM，用于送出IP报文时填写以太帧报文头；入控、接收接口控制报文接收和缓冲，出控、发送接口控制报文发送和缓冲，采用FPGA设计，选用Altera公司产品10K系列30A和50A。