[实用新型]印刷式片式排列电阻电容元件

说明书

本实用新型涉及一种印刷式片式排列电阻电容元件，特别是有关一种具平面电极接脚的陶瓷基板印刷式片式排列电阻电容元件。

于数字信号的产品系统中，资料及位址汇流排是必备的部份，为了防止系统外的杂讯产生可能的干扰而影响了系统正常的动作，于汇流排中的每一片接脚以一组电阻电容器接地即成了一种通用又常见的设计，由于是以许多组相同的电阻电容器组合而成，令电阻电容器元件有了将多组单一电阻电容器整合成排列电阻电容器的发展趋势。至于数字系统的另一个发展，即系统工作频率越来越高，在此状况下，用于滤除杂讯作用的电容器所具有的电容值，则是越来越小。

为了提供符合产业需求的排列电阻电容器，在电阻电容元件制造业产生了以下发展方式；其一为如图2所示，原厚膜片式电阻器生产者，利用原片式排阻器制程更换厚膜材料后制作排列电阻电容器；另外则是原单晶硅圆制程生产者，于单晶硅圆上制作电阻电容器后，以IC封装方式制成IC型的排列电容器。其中，如图1所示的厚膜印刷式制程最简单，但由于基板结构中，电极接脚部位预成形孔位过大的问题，在使用上有应力破坏的问题；IC式制程较复杂，但是由于使用极高成本的原材料，设备投资的高昂及封装成本，在使用成本上是非常高的元件。

因此，本实用新型主要是针对制程最简单的厚膜印刷制程，考虑改善应力破坏的制程方式，提出本实用新型其平面电极接脚的陶瓷基板低电容值印刷式片式型电阻电容元件，以解决应力破坏问题，同时维持制程简单性，以低成本制作符合客户需求的片式排列电阻电容器。

本实用新型的具平面电极接脚的陶瓷基板低电容值印刷式片式排列电阻电容元件，系针对先前预成形陶瓷基板制作凹电极低电容值印刷式片式排列电阻电容的技术改进而成，故仅就此一先前技艺提出说明如下：

现有的凹电极印刷式片式排列电阻电容元件，承袭厚膜片式排阻器的所有制程精神，依序列出如下：

1、使用预成形陶瓷基板；虽已意识到原厚膜片式排阻器，电极接脚部位预成形孔位过大所造成的应力破坏缺陷，而将孔位缩小至最小所需的圆孔，但应力破坏缺陷依然存在。

2、于基板100的一面制作电容元件，接脚电极于孔洞之上，藉设备功能，使孔洞内部份附着电极导体(如图4的图4B所示)。于基板100另一面制作电阻元件接脚电极；亦位于孔洞之上，藉设备功能，于孔洞内附着导体完成两面接脚电极连接(如图5的图5B所示)。

3、依次于已附着导体101的电容元件基板100上形成介电质102，第二导体103，保护层104，其情形分别如图4的图4C、图4D与图4E所示。于电阻元件制作上，则如图5所示，依次于已制作电阻元件导体接脚201的电阻元件基板100上，另一面，依次形成电阻层202(如图5C)，保护层203(如图5D)，修整层204(如图5E)，第二保护层(如图5F图)。

4、被覆保护层后，剥成片式状，再以电镀制程于外露电极上制作焊锡介面层，即得如图4F所示的电阻电容元件的成品。

有鉴于现有的陶瓷基板印刷式片式排列电阻电容器采用预成形基板而具有应力破坏缺陷的问题。

本实用新型的目的旨在提供一种制程简单、成本低、不发生应力破坏的陶瓷基板低电容值印刷式片式排列电阻电容元件。

本实用新型的上述目的是由如下技术方案来实现的。

一种印刷式片式排列电阻电容元件，其特征为：于完整方型体的陶瓷基板两面上具有以印刷方式分别于基板两面制作的排列电阻电容元件，而接脚电极外观则成为附着于基板面上的平面电极接脚型式。

除上述必要技术特征外，在具体实施过程中，还可补充如下技术内容：

谓低电容值是指于EIA1206尺寸的基板上可制作小于1μF共四个电容器；于EIA2010尺寸的基板上可制作小于2.7μF共四个电容器；于EIA2512尺寸的基板上可制作小于4.7μF共四个电容器；于EIA0805反寸的基板上可制作小于560pF共四个电容器；及于EIA0804尺寸的基板上可制作小于430pF共四个电容器。

其陶瓷基板上是仅制作电容件面，或仅制作电阻元件面，但采用膏状导体形成平面电极连接方式。

本实用新型的优点在于：

不采用预成形基板，故无现有采用预成形孔位而因预成形孔位过大导致应力破坏的问题。

本实用新型的此种陶瓷基板低电容值印刷式电片式排列电阻电容元件。因为其结构不同，可以利用较简单的制程来获得，对于其成本的降低，有较大贡献。

本实用新型的详细构造，其他目的与功效，则参照下列依附图所作的说明既可得到完全的了解：

附图说明：