[实用新型]一种数字直接频率合成加锁相环式的宽带频率综合器

权利要求书

1．一种由前置分频器(1)、鉴相器(2)、环路滤波器(3)、压控振荡器(4)、频率设置器(5)、程序分频器(6)、直接数字频率合成器(7)、低通滤波器(8)、放大整形器(9)、混频器(10)、隔离放大器(11)、压控振荡器(12)、低通滤波器(13)、放大整形器(14)、鉴频鉴相器(15)、电源(24)、晶体振荡器(25)组成的数字直接频率合成加锁相环式的宽带频率综合器，其特征在于还有环路滤波器器(16)、相加器(17)、电子开关(18)、锁定检测器(19)、电子开关(20)、采样保持器(21)、多谐振荡器(22)、与门(23)、可调电压产生器(26)组成；其中晶体振荡器(25)的输出端1脚与前置分频器(1)的输入端1脚相连，晶体振荡器(25)的输出端2脚与直接数字频率合成器(7)的输入端2脚相连，频率设置器(5)的输出端1脚与程序分频器(6)的输入端2脚相连，频率设置器(5)的输出端2脚与直接数字频率合成器(7)的输入端1脚相连，前置分频器(1)的输出端2脚与鉴相器(2)的输入端1脚相连，鉴相器(2)的输出端3脚与环路滤波器(3)的输入端1脚相连，环路滤波器(3)的输出端2脚与压控振荡器(4)的输入端1脚相连，压控振荡器(4)的输出端2脚与程序分频器(6)的输入端1脚相连，程序分频器(6)的输出端3脚与鉴相器(2)的输入端2脚相连，直接数字频率合成器(7)的输出端3脚与低通滤波器(8)的输入端1脚相连，低通滤波器(8)的输出端2脚与放大整形器(9)的输入端1脚相连，放大整形器(9)的输出端2脚与鉴频鉴相器(15)的输入端1脚相连，鉴频鉴相器(15)的输出端4脚与环路滤波器器(16)的输入端1脚相连，环路滤波器(16)的输出端2脚与相加器(17)的输入端1脚相连，相加器(17)的输出端3脚与压控振荡器(12)的输入端1脚相连，压控振荡器(12)的输出端2脚与隔离放大器(11)的输入端1脚相连，压控振荡器(12)的输出端3脚与输出端口A连接，隔离放大器(11)的输出端2脚与混频器(10)的输入端1脚相连，混频器(10)的输出端3脚与低通滤波器(13)的输入端1脚相连，低通滤波器(13)的输出端2脚与放大整形器(14)的输入端1脚相连，放大整形器(14)的输出端2脚与鉴频鉴相器(15)的输入端2脚相连，鉴频鉴相器(15)的输出端3脚与锁定检测器(19)的输入端1脚相连，锁定检测器(19)的输出端2脚与与门(23)的输入端1脚相连，锁定检测器(19)的输出端3脚与电子开关(18)的输入端1脚相连，电子开关(18)的输出端2脚与多谐振荡器(22)的输入端1脚相连，多谐振荡器(22)的输出端2脚与与门(23)的输入端2脚相连，与门(23)的输出端4脚与电子开关(20)的输入端1脚相连，电子开关(20)的输出端2脚与环路滤波器器(16)输入端3脚相连，与门(23)的输出端3脚与采样保持器(21)的输入端1脚相连，采样保持器(21)的输出端2脚与相加器(17)的输入端2脚相连，环路滤波器(3)的输出端3脚与采样保持器(21)的输入端3脚相连，可调电压产生器(26)的输出端1脚电压VC3端与电子开关(20)的输入端3脚电压VC3端相连，电源(24)的输出端VC1、VC2与各级相应电源的输入端相连。

2．根据权利要求书1所述的一种数字直接频率合成加锁相环式的宽带频率综合器，其特征在于环路滤波器16由电阻R5、R9、R10、R11、R12、R13、电容C3、C4、C5、C7和运算放大器N2组成；相加器(17)由电阻R7、R8、R14、R17和运算放大器N1组成；电子开关(18)由开关S4组成；锁定检测器(19)由电阻R15、R16、R18、电位器RP2、稳压管W1、电容C6和运算放大器N3组或；电子开关(20)由开关S2、S3组成；采样保持器(21)由三极管V1、V2、电阻R1、R2、R3、开关S1、电容C1组成；多谐振荡器(22)由电阻R19、R20、电容C8、C9与多谐振荡集成块D2组成；与门(23)由与门集成块D1组成；可调电压产生器(26)由电阻R4、R6、电位器RP1和运算放大器N4组成，其中环路滤波器(3)的输出端3脚与三极管V1的基极连接，三极管V1的集电极接电源(24)的出端VC1，三极管V1的发射极与电阻R1的一端、开关S1的输入端1脚连接，电阻R1的另一端接地端，开关S1的输出端3脚与电阻R2、电容C1的一端及三极管V2的基极连接，电阻R2、电容C1的另一端接地端，三极管V2的集电极接电源(24)的出端VC1，三极管V2的发射极与电阻R3、R14一端连接，电阻R3的另一端接地端，电阻R14的另一端与运算放大器N1的正输入端2脚连接；电位器RP1的一端接电源(24)的出端VC1，另一端接地端，电位器RP1的中间输出端与电阻R4的一端连接，电阻R4的另一端与运算放大器N4的正输入端1脚连接，运算放大器N4的负输入端2脚通过电阻R6后与运算放大器N4的输出端5脚连接，运算放大器N4的输出端5脚与开关S3的输入端3脚连接；运算放大器N1的负输入端1脚串接电阻R8后接地端，运算放大器N1的负输入端1脚并联串接电阻R7后与输出端5脚连接，运算放大器N1的输出端5脚与压控振荡器(12)输入端1脚连接；鉴频鉴相器(15)的输出端4脚串接电阻R9后与电容C4、电阻R5一端并接，电容C4的另一端接地端，电阻R5的另一端与开关S2入端1脚、电阻R10一端、运算放大器N2的负输入端1脚并联连接，鉴频鉴相器(15)的输出端5脚串接电阻R11后与电容C5、电阻R12一端并接，电容C5的另一端接地端，电阻R12的另一端与开关S3入端1脚、电阻R13一端、运算放大器N2的正输入端2脚并联连接，电阻R13另一端串接电容C7后接地端，电阻R10的另一端串接电容C3后与开关S3的入端3脚、运算放大器N2的输出端5脚及电阻R17的一端并联连接，电阻R17另一端与运算放大器N1的正输入端2脚及电阻R14一端并联连接，开关S1、S2、S3的各控制端2脚与与门集成块D1的输出端3脚连接；鉴频鉴相器(15)的输出端3、6连在一起后与电阻R15、R16的一端连接，电阻R15的另一端接地端，电阻R16的另一端与电容C6的一端及运算放大器N3的正输入端1脚连接，电容C6的另一端接地端，电位器RP2的一个输入端接电源(24)出端VC2电压端后再串接电容C11接地端、另一个输入端接地端，电位器RP2的中间输出端与运算放大器N3的负输入端2脚连接，运算放大器N3的输出端5脚接电阻R18的一端，电阻R18的另一端与稳压管W1的稳压端、开关S4的控制端2脚、与门集成块D1的输入端2脚并联连接，稳压管W1的正端接地端；电源(24)出端VC2电压端与多谐振荡集成块D2的4、8两脚并接再串接电阻R19后与多谐振荡集成块D2的7脚连接，多谐振荡集成块D2的2、6两脚连在一起后串接电阻R20与多谐振荡集成块D2的7脚连接，多谐振荡集成块D2的2、6两脚还与开关S4入端1脚、电容C9的一端并联连接，开关S4入端3脚、电容C9的另一端接地端，多谐振荡集成块D2的5脚串接电容C8后接地端，多谐振荡集成块D2的输出端3脚和与门集成块D1的另外一个输入端1脚连接，多谐振荡集成块D2的1脚接地端，运算放大器N1至N4各入端3脚与电源(24)出端VC1电压端并接、各入端4脚与接地端并接。