[实用新型]高速雷达回波的信号波仿真器

说明书

本实用新型涉及一种信号波仿真的技术领域，尤指一种用于模拟雷达回波的、由数字方法实现的高速雷达回波的信号波仿真器。

雷达主要应用于航天、军事等领域，随着现代科技地飞速发展，对雷达定位的精确度及对雷达控制的各种要求也就相应越来越高，因此有许多用于雷达领域的新设备、新系统或一些新的控制方法不断产生，而这些设备、系统或方法必须经过严格可靠地测试、试验才能在实际中应用，而它们在研发过程中所做的试验又不可能拿到实际环境中去测试，因此必须有一模拟仿真设备来完成此调试工作。

现在用于模拟雷达回波的仿真设备大多都采用模拟方法实现，其结构如图1所示，主要包括随机码发生器11、可调的正弦波发生器13、可调的时延控制电路12以及一乘法器10。以模拟二相随机码雷达的雷达回波为例，二相随机码连续波的雷达回波经混频放大后可以用下述形式表示：

           V=A_tW_r(t)u(t-τ)cos2πft其中，A_t为每个t对应的随机码的幅度；W_r(t)为雷达发射机开关函数；u(t-τ)为延时的随机码，是几十兆的方波；f为运动目标产生的多普勒频移。上式相当于做一个正弦波的脉冲调制，其调制过程通常是这样完成的：先由随机码发生器11产生一随机码送入可调时延控制电路12，可调时延控制电路12根据所需时延τ的不同将随机码延时后输入至乘法器10中，另一方面可调正弦波发生器13根据多普勒频移f值的变化产生相应的正弦波数据也送入乘法器10中，最终由乘法器10根据输入的数据完成此函数的组合逻辑运算并输出模拟的雷达回波波形。由于所涉及到的随机码是高速随机码，因此需要具有数十兆带宽的乘法器来完成，但是乘法器的成本高、制造困难，且需要的带宽越高其乘法器的价格就越昂贵、制造也就越困难，同时幅度也可能受到限制，所以使用此模拟方法实现调制是相当不方便的。另外，在调制过程中为了模拟不同目标反射的雷达回波，时延τ和多普勒频移f均需要不断的变化，但采用此模拟方法是很难控制其变化的，而且可靠性也会受影响。

为解决上述问题，本实用新型的目的在于提供一种高速雷达回波的信号波仿真器，其采用的数字芯片完成仿真更易于控制，且提高了可靠性，同时大大降低了硬件的成本。

为达到上述目的，本实用新型提供了一种高速雷达回波的信号波仿真器，至少包含一计算机、一随机码发生器，其还进一步包括一存储器、一可编程逻辑控制器件和一数/模转换器；其中，可编程逻辑控制器件同时与计算机、存储器、随机码发生器及数/模转换器相连接。

所述的可编程逻辑控制器件至少包括一个以上锁存器、一个以上延时控制电路、一地址发生器以及一组合逻辑芯片；其中，地址发生器与一锁存器及所述的存储器相连，组合逻辑芯片通过一锁存器与数/模转换器相连，还通过一锁存器与所述的存储器连接，并同时与延时控制电路相连，延时控制电路还与所述的随机码发生器、一开关信号及一锁存器相连。

所述的开关信号由外部设备产生。所述的存储器中至少设有正弦波表。

本实用新型所提供的高速雷达回波的信号波仿真器，其采用数字芯片实现，经使用证明该仿真器相对于现有的模拟实现方法而言更为简单，且可靠性也提高了；其调制仿真的大部分工作都是在数字阶段完成的，这样更有利于控制，且时延τ和多普勒频移f值均由计算机直接输入，也便于用户控制，从而提高了系统的可控制性。另外，它采用FPGA取代了原有的高速模拟乘法器，从而大大降低了仿真器的硬件成本。

下面结合附图及具体实施例对本实用新型再作进一步详细的说明。

图1为现有技术的结构示意图。

图2为本实用新型的较佳实施例框图。

图3为本实用新型的结构示意图。

图4为本实用新型的电路原理图。