[实用新型]嵌入式并行总线调制解调器

权利要求书

1.一种嵌入式并行总线调制解调器，具有DAA电话接口电路单元(4)、振铃检测电路单元(5)、调制解调器外部接口电路单元(1)，其特征是所述的调制解调器外部接口电路单元(1)通过其数据总线HD0-HD7、地址总线HA0-HA2、控制总线HCS、中断线HINT、读写控制线HRD，HWT连接一MCU+MDP专用芯片单元(2)；通过其对外电话接口电路接线端子TEL1、TEL2连接DAA电话接口电路单元(4)的接线端子TXA1、TXA2；所述的MCU+MDP专用芯片单元(2)通过其数据总线D0-D7、地址总线A0-A14、A16接连一存储器电路单元(3)，并且，通过其接线端子OH与所述的DAA电话接口电路单元(4)中三极管Q3的基极端相连接；所述的DAA电话接口电路单元(4)中接线端子A、B与所述的振铃检测电路单元(5)的接线端子A、B相连接。

2.根据权利要求1所述的嵌入式并行总线调制解调器，其特征是上述的调制解调器外部接口电路单元(1)，是分别由数据总线HD0-HD7、地址总线HA0-HA2、控制总线HCS、中断线HINT、读写控制线HRD、HWD构成的并行接口和由TEL1，TEL2构成的电话接口以及由电源VCC、接地线GND构成的电源接口所构成的外部接口电路单元。

3.据权利要求1所述的嵌入式并行总线调制解调器，其特征是上述的MCU+MDP专用芯片单元(2)，是一种其芯片片体至少包括数据接线端子D0-D7部分和地址接线端子A0-A17部分的ROCKWELL族集成电路芯片。

4.根据权利要求1所述的嵌入式并行总线调制解调器，其特征是上述的存储器电路单元(3)是由128K*8随机存取存储器RAM和256K*8只读存储器ROM构成的存储器电路单元。

5.根据权利要求1所述的嵌入式并行总线调制解调器，其特征是上述的DAA电话接口电路单元(4)是包括由三极管Q1-Q3、二极管D1-D6、稳压二极管ZD1-ZD2、继电器K1、变压器T1构成的电话接口电路，其中，所述单元中的接线端子A、B各分别串联连接一磁珠电感L7、L6。

6.根据权利要求1所述的嵌入式并行总线调制解调器，其特征是上述的振铃检测电路单元(5)是包括由稳压二极管ZD4、ZD5，二极管D7光电管O1构成的电路单元，其中，相对稳压二极管ZD4、2D5的正极之间并联连接极性互为反置的光电管O1和二极管D7。