[实用新型]异步电机变频调速用的定子磁链的校正器

说明书

本实用新型涉及一种电机参数自校正技术，特别是一种异步电机定子磁链的校正器。

在现有的异步电机变频变压调速方法中，存在着由于定子磁场欠励或过励引起的磁饱和电流丛而导致电机转矩均下降的问题，当电机处于起动阶段或低速阶段时这一问题尤为严重。例如有的变频变压调速器，即使电流过载到了150％，但起动转矩要达到100％仍十分困难。采用加大变频器电流容量的办法来提高转矩是不可取的，因为这会导致产品成本大幅度上升和运行效率低下，其结果是造成资源和能源的浪费，需要开发一种异步电机定子磁链的校正器来解决此问题。现由于定子磁链观测技术的显著进步，开发这类校正器的条件已经成熟。

本实用新型的目的是：提供一种异步电机变频调速用的定子磁链的校正器，以消除定子磁链的误差。

在包括含有定子磁链观测组块在内的变频变压调速器00和控制电源V+、V-的前提下，本实用新型的技术方案分述如下：

设有自校正器；自校正器的输入电压VC1来自变频变压调速器00内部的定子磁链观测组块的输出，自校正器向外输出出口电压VR，该出口电压送往消除定子磁链误差电路(一)或(二)。

自校正器由前级电路02与末级电路03构成，末级电路的输入电压VM来自前级电路的输出。

自校正器亦可由用户系统板08构成。

下面结合附图对本实用新型，进一步作详细说明。

图1为方框图。

图2为自校正器的电路结构图。

图3为用户系统板08图。

图4为消除定子磁链误差电路(一)图。

图5为消除定子磁链误差电路(二)图。

预设的定子磁链值为C1，经量化后用电压VC0代表。在图1中，01为自校正器，其他符号及连接关系已如前述，需要时并向外引出电压VC0。

在图2中：05、06及07分别为运算放大器(以下简称运放)TL084/Ⅰ(用作反相)、TL084/Ⅱ(用作比例、积分)及TL084/Ⅲ(用作求和)。02方框代表前级电路，03方框代表末级电路。

在前级电路02方框中：运放的脚2经电阻10与电压VC0相接，脚3经电阻12接公共地，脚2又经电阻11与脚1相接，脚4接控制电源V+，脚11接控制电源V-，脚1经电阻13接脚6，脚5经电阻15接公共地；有一可调电位计35接于控制电源V+与公共地之间，其移动抽头上电压为VC0，输入电压VC1经一电阻14与运放脚6相接，脚6又经电阻16、电容30与脚7相接，脚7向末级电路输出电压VM。电压VC0代表定子磁链设定值同时并向外引出。

在末级电路03方框中：运放的脚10经电阻17与输入电压VM相接，脚10又经电阻19接公共地，有一可调电位计36接于控制电源V+与公共地之间，其移动抽头上电压为VR0并经一电阻18与运放脚10相接，脚9经电阻20接公共地，脚9又经电阻21与脚8相接，脚8向外输出出口电压VR。电压VR0为初始设定电压。在图2中，当VC1＜VC0时，出口电压VR上升，反之则下降；当VC1=VC0时，出口电压VR保持，从而可用于消除定子磁链的误差。

图3中的用户系统板08为市面上供应的U51-A1型用户系统板。板上装有INTEL8032单片计算机一个，存储器EPROM2764一个，并行接口8255一个，D/A转换器DAC0832一个及A/D转换器为8通道8位ADC0809一个，如图3(A)所示。有可调电位计35及36分别接于控制电源V+与公共地之间，其移动抽头上电压分别为VC0及VR0,VC0并向外引出。输入电压VC1、电压VC0及电压VR0分别通过板上接J12-1、J12-2及J12-3与ADC0809转换器的第一通道、第二通道及第三通道相接，以进行各自采样。出口电压VR通过DAC0832转换器的板上接J8-3向外输出模拟量，也可通过8255的板上接J11-2∽J11-9向外输出数字量。为了实现与图2同样功能在图3(B)中示出了相应程序图，其中YI及YP分别为积分及比例常数，而VX、EM0、EM1及DV为中间变量。这里采用BASIC51高级语言，BASIC51高级语言的一大特点是能与汇编语言混合编程，因此程序图中的上电初始化、采样、采样时间及输出等都用汇编语言写成，这些常用软件实例在专业书籍中到处可见，然后由BASIC51编译系统编译成单片计算机所需代码即目标程序。图3(B)中程序对其他类型单片计算机或信号处理器同样适用，只不过用何种形式书写以为编译系统接受则与所采用的单片计算机语言有关。