[发明专利]半导体装置及半导体装置的制造方法

说明书

本发明涉及半导体装置及半导体装置的制造方法，特别是涉及多层布线技术。

近年来，伴随半导体器件的高集成化、多功能化，布线的微细化、多层化得到发展，在半导体装置的制造方法中，多层布线技术成为重要的技术。

图17是说明具有层布线结构的现有的半导体装置101P用的纵剖面图。半导体装置101P具备硅衬底1P。再有，在图17中，省略了在硅衬底1P的表面上被形成的各种元件的图示。

在硅衬底1P上形成了由氧化硅(SiO₂)构成的层间绝缘膜2P，在该层间绝缘膜2P上在其厚度方向上形成了接触孔2HP和对准标记等的标记用的孔2MP。再有，一般来说，在将最小线宽定为0.25微米的半导体装置、所谓的四分之一微米这一代的半导体装置中，在从上面观察半导体装置101P时，接触孔2HP和后述的通路孔4HP的大小约为0.3～0.4微米，标记用的孔2MP的大小约为1～10微米。

在接触孔2HP内埋入了构成所谓的栓(plug)的金属层7HP。在此，所谓「栓」，指的是导电性地连接夹住层间绝缘膜而被配置的布线等的导电层间的导电层。另一方面，在标记用的孔2MP侧壁上形成了所谓的侧壁衬垫(sidewall spacer)状的金属层7MP。金属层7MP由与金属层7HP相同的材料构成。

再者，在层间绝缘膜2P上与栓7HP相接，形成了构成布线或布线层的金属层3HP。另一方面，覆盖标记用的孔2MP，形成了金属层3MP。

然后，形成了由氧化硅构成的层间绝缘膜4P，以便覆盖布线3HP、金属层3MP和层间绝缘膜2P。层间绝缘膜4P的厚度例如约为700～1000nm(7000～10000埃)。层间绝缘膜4P具有到达布线3HP的接触孔或通路孔4HP，在该通路孔4HP内充填了栓8HP。而且，在层间绝缘膜4P上与栓8HP相接，形成了布线6HP。另一方面，在层间绝缘膜4P的与衬底1相反一侧的表面4SP一侧且在标记用的孔2MP的上方，形成了凹部4MP。

再有，在图17中，包含栓7HP、8HP和布线3HP、6HP等的区域HP相当于半导体装置101P的形成了各种元件(未图示)的元件区域或元件形成区域。与此不同，包含标记用的孔2MP的区域MP相当于在制造工序中形成了所使用的对准标记等辅助的图形的区域。

其次，除了图17外，一边参照图18～图20的各纵剖面图，一边说明现有的半导体装置101P的制造方法。

首先，利用等离子CVD(化学汽相淀积)法在上述的形成了各种元件的硅衬底1P上淀积氧化硅(等离子氧化物)，使用回刻(etchback)法或CMP(化学机械抛光)法对该氧化硅进行平坦化处理，形成层间绝缘膜2P。

其次，在层间绝缘膜2P的整体上涂敷抗蚀剂(未图示)，利用光刻技术将该抗蚀剂构图为与接触孔2HP和标记用的孔2MP对应的图形。然后，利用将这样的被构图了的抗蚀剂作为掩模的RIE(反应离子刻蚀)法对层间绝缘膜2P进行开口，形成接触孔2HP和标记用的孔2MP。其后，用氧等离子体等除去上述抗蚀剂。

其次，例如利用溅射法淀积规定的金属材料，以便覆盖层间绝缘膜2P的整体。然后，对该金属层进行回刻，形成栓7HP。此时，如上所述，由于标记用的孔2MP的尺寸比接触孔2HP大，故在标记用的孔2MP中上述金属层以侧壁衬垫状残留下来，形成金属层7MP。

其后，淀积规定的金属材料，使其覆盖层间绝缘膜2P的整体。然后，在该金属层的整个面上涂敷抗蚀剂(未图示)，利用光刻技术将该抗蚀剂构图为与布线3HP和金属层3MP对应的图形。而且，利用将这样的被构图了的抗蚀剂作为掩模的RIE法对上述金属层进行构图，形成布线3HP和金属层3MP。其后，用氧等离子体等除去上述抗蚀剂。利用以上的工序，可得到图18的状态的半导体装置。

其后，如图19中所示，使用等离子CVD法，形成例如厚度约为1500～2500nm(15000～25000埃)的氧化硅膜4AP，使其覆盖层间绝缘膜2P、布线3HP和金属层3MP的整体。

氧化硅膜4AP在标记用的孔2MP的上方具有与标记用的孔2MP凹形状对应的凹部4MAP而被形成。例如在如从硅衬底1P的上方观察标记用的孔2MP时的尺寸大致为1微米以上的情况那样，在比较宽的标记用的孔2MP的上方容易形成这样的凹部4MAP。此外，在标记用的孔2MP的深度例如超过1.5微米的情况下，容易较深地形成该凹部。