[发明专利]带有冗余衬垫的铜导电线

说明书

本发明涉及诸如半导体器件、多层陶瓷结构和多层薄膜结构的电子元件，其中，在该元件内具有铜导电线和通路，更详细地说，涉及提高了抗电迁移(electromigration)性能和工作寿命的被衬垫的铜导电线和通路。

电子元件广泛地用于工业上，基本上使用金属导电线来形成元件中的电路。重要的是，金属导电线具有无故障的长寿命，该故障是由该导电线内的金属空洞而引起的，该金属空洞起因于电迁移、应力空白或缺失的铜等缺陷。为了方便起见，以下所述针对互连了的电路的薄膜多层结构内的铜导电线和通路并可适用于所有低电阻导电体，包括Al、Ag、Au、Cu等及其合金。

多层电子元件提供一种用于诸如计算机、电信、军用和民用的应用领域内的高性能系统的有吸引力的封装途径。这些电子元件提供高密度互连和对给定的电子元件尺寸提供增加了的电路的能力。

多层薄膜电子元件已发展到使用铜作为布线材料和使用聚酰亚胺作为介质或绝缘体。由于上述的发展，镶嵌已变成布线方法的一种选择。镶嵌结构由下述步骤来完成：淀积绝缘体或介质，刻蚀出槽以形成布线结构，在该绝缘结构上淀积阻挡金属和铜以便充填该槽，然后对铜进行化学机械抛光，使其与该介质共平面。

多层电子元件的一个重要方面是层间的通路或开口，在该通路或开口中充填了导电材料以提供不同层上的金属化层之间的电连接。广义地讲，典型的多层电子元件是由下述的许多介质材料层构成的，包括：氧化硅、氟化氧化硅、包括聚酰亚胺和氟化聚酰亚胺的聚合物、聚芳基醚、SiCxOyH2、陶瓷、碳和其它介质材料。在现有技术中作为镶嵌工艺的已知的工艺序列中，使用已知的技术对介质层进行构图，该已知的技术例如使用被曝光的光致抗蚀剂材料来界定布线图形。在显影后，该光致抗蚀剂起到掩模的作用，穿过该掩模，利用诸如等离子刻蚀或反应离子刻蚀的减去(subtractive)刻蚀工艺来除去该介质材料的图形。该工艺通常称为光刻工艺，如在现有技术中众所周知的那样，可用于添加(additive)或减去金属化步骤。使用该镶嵌工艺，在该介质层中设置界定布线图形的开口，该开口从该介质层的一个表面延伸到该介质层的另一个表面。然后，用诸如基于Ti或Ta的金属或氮化金属的薄的PVD或CVD金属来充填这些布线图形。其次，淀积诸如PVD或CVD铜的薄的籽晶层，之后利用电镀、化学镀、化学汽相淀积、物理汽相淀积或上述方法的组合来淀积较厚的Cu。该工艺可包括通过用诸如化学机械抛光的方法除去多余的材料来进行的该金属的平面化。

在单镶嵌工艺中，在介质层中设置通路或开口，用金属化层充填该通路或开口，以提供布线层间的电连接。在双镶嵌工艺中，通路开口和布线图形开口都在用金属化层进行充填之前被设置在该介质层中。该工艺简化了工序并消除某些内部界面。对于该电子元件内的每个层，继续这些工序，直到完成该电子元件为止。

在图3B中，示出现有技术的典型的双镶嵌线。示出了在其上具有水平介质阻挡层16的介质层11a和11b包括在介质层11b中的金属化层12和在介质层11a中的金属化层12a和拴14。示出了被导电性的扩散阻挡层15包起来的该拴14和该金属化层12a。在图2B中，示出现有技术的单镶嵌线结构。

该介质材料提供铜布线元件之间的电绝缘和电隔离。为了避免该金属与该介质之间的金属扩散，导电性的阻挡层，也称为衬垫，和介质性的阻挡层被包括在该结构中，以便容纳该铜或其它金属和提供经过改善的该铜导电线与该介质或其它金属化层的粘附性。

该阻挡层一般由单一难熔金属或该难熔金属的组合来构成，这些难熔金属来自下述的一族：Ti、W和Ta以及诸如TaN、WN和TiN的氮化物，该阻挡层提供对于在该金属线与该介质之间的铜金属的扩散的阻挡。一般来说，该阻挡层在形成该阻挡层的侧壁上和在其底部上、且在该介质层之间及在该线和通路之内被形成。但是，已发现了，当被衬垫的铜导电线和/或通路(包括单或双镶嵌线)具有因包含来自制造该线的电镀工艺而引起的缺失或部分地缺失的铜、因电迁移应力空白或缺陷引起的缺失的铜籽晶层或被形成空洞的铜时，电流必须由该衬垫来承载，这一点会引起上述的故障。

鉴于该现有技术的问题和缺点，本发明的一个目的是提供一种具有铜导电线和通路的、提高了其工作和抗电迁移寿命的电子元件，该电子元件包括具有镶嵌线的多层电子元件，该镶嵌线是使用单镶嵌工艺或双镶嵌工艺来制造的。

本发明的另一个目的是提供一种制造提高了其工作和抗电迁移寿命的电子元件的铜导电线和通路的方法，该电子元件包括具有镶嵌线的多层电子元件，该镶嵌线是使用单镶嵌工艺或双镶嵌工艺来制造的。