[发明专利]电源转换器装置有效

专利信息
申请号: 00126368.4 申请日: 2000-09-06
公开(公告)号: CN1287404A 公开(公告)日: 2001-03-14
发明(设计)人: 佐藤和弘;中嶋亮;市川耕作 申请(专利权)人: 东芝株式会社
主分类号: H02M7/00 分类号: H02M7/00;H02M7/537
代理公司: 上海专利商标事务所 代理人: 钱慰民
地址: 日本神*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 电源 转换器 装置
【说明书】:

本发明的权利要求享有1999年9月6提出的日本专利申请NO.11-251051的优先权,该申请的整个内容在此引为参考。

本发明涉及一种运用高速半导体开关器件的电源转换器装置,包括一个抑制浪涌电压的缓冲器电路,特别涉及一种缓冲器电路的线路结构。

近年来,在高速开关方面作为电源转换器或者电源逆变器的功率半导体开关器件有显著的进展。例如,GCT(栅传递晶闸管)是一种高速半导体开关器件的电流门触发器,IGBT(绝缘栅双极晶体三极管)、IEGT(注入加强栅晶体管)是高速半导体开关器件的电压门触发器类。这些能够对3-6KV的电压和3-4KA的电流进行开关控制的高速半导体开关器件,已经得到了发展并实际应用。而且,因为半导体开关器件在其关闭时dv/dt阻抗已经得到了提高,所以缓冲器电路力图做得尺寸更小,损耗更低。

图1表示传统的采用GTO为半导体开关器件的NPC(中性点箝位)逆变器的电路图。缓冲器电路2a,3a,4a和5a分别连接到GTO开关器件2,3,4和5。各个缓冲器电路2a-5a抑制在开关控制GTO开关器件2-5时产生的浪涌电压,每个缓冲器电路2a-5a包括一个电容器,一个二极管和一个电阻。

近年来,随着高性能GCT、IGBT和IEGT投入使用,紧缩的缓冲器电路或电容器逐渐与直流电源连用。这些高速半导体开关器件在性能上可以在1-2微秒将上千安培的电流切断为0。在切断大电流时,产生了由线路电感和电流上升率(dI/dt)的乘积表示的浪涌电压。如果浪涌电压峰值或电压上升率(dV/dt)高于半导体开关器件的压容量,半导体开关器件就可能永久性破坏。因此,浪涌电压小于半导体开关器件的压容量是重要的。

然而,在采用高速半导体开关器件的大容量类型电源转换器中,由于任一个充电和放电缓冲器电路或紧缩的缓冲器电路是与各个半导体开关器件相连,电源转换器尺寸变大且费用增高。由此,需要配置一种装置,通过唯一的紧缩的缓冲器电路按采用小耐压容量的半导体开关器件的电源转换器的相同方式联接到直流电源。也就是说,需要配置毋须将缓冲器电路附在各个半导体开关器件的一种抑制浪涌电压的装置。

由此,本发明的一个目的是提供一种电源转换器装置,该装置可以降低在开关控制半导体开关器件时产生的浪涌电压,并且保护半导体开关器件免遭浪涌电压的损坏。

本发明提供一个电源转换器装置,包括一个直流电源,一个半导体堆,与直流电源并联,还具有多个半导体器件和使半导体器件冷却的冷却装置,半导体器件和冷却装置堆叠且相压置,与直流电源并联的缓冲器电路,有一个电容器和二极管的串联电路,和与二极管并联的电阻器,电容器的一端配置为紧邻半导体堆,以使由电流流入端点产生的磁通量抵消由电流流入半导体堆引起的磁通量。

结合附图,参考以下详细说明,本发明更为完善的价值和许多附加的优点将更容易得到,这一点变得更加能够理解。

图1是说明采用GTO的传统三阶NPC逆变器装置的主电路电路图。

图2是说明本发明第一实施例的三阶NPC逆变器装置的主电路电路图。

图3是第一实施例半导体堆的结构主示图。

图4是第一实施例半导体堆的透视图。

图5是第一实施例中性点汇流排的透视图。

图6是第一实施例NPC逆变器装置的U相电路的电流流向的电路图。

图7是对第一实施例的NPC逆变器装置的半导体开关器件施加浪涌电压的波形图。

图8是第一实施例NPC逆变器装置的二极管瞬态“开”电压的波形图。

图9是第二实施例的NPC逆变器的半导体堆的结构主示图。

根据图示的实施例,下面将对本发明进行详细说明。

(第一实施例)

结合图2-8,将对本发明的第一实施例采用IEGT的三阶NPC逆变器装置进行说明。

如图2所示,第一实施例中NPC逆变器装置的主电路包括一个具有平滑电容器1a和1b的直流电源,U相电路,V相电路以及W相电路。电容器1a接在直流电源正极与中性点间。电容器1b接在直流电源负极与中性点间。各个U,V和W相电路都与直流电源相连,且形式相同。U相电路包括半导体开关器件6,7,8,9,第一与第二联接二极管10和11,两个缓冲器电路12。各个半导体开关器件6-9包括一个IEGT和一个与IEGT反向并联的二极管。各个缓冲器电路12分别联接在正极与中性点之间,以及负极和中性点间也各有一个。每个缓冲器电路12包括一个缓冲器电容器12a,缓冲器二极管12b和放电电阻器12c。

下面将对安装上述主电路的半导体堆18进行说明。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东芝株式会社,未经东芝株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/00126368.4/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top