[发明专利]半导体存储器元件的电容器及其制造方法

说明书

本发明涉及半导体存储器元件的电容器及其制造方法，特别涉及不产生漏泄电流，可以增大电荷存储容量的半导体存储器元件的电容器及其制造方法。

近来，伴随着半导体制造技术的发展，存储器元件的需要不断急剧增加。因此，需要相对于窄面积有大电容量的存储器元件。这种电容器的静电容量(capacitance)通过扩大下部电极的表面积和采用具有高介电常数的绝缘体来增大。以往的电容器使用与NO(nitride-oxide)膜相比有高介电常数的钽氧化膜(Ta₂O₅)作为电介质，下部电极的结构分三次来形成。

图1是表示以往的半导体存储器元件的电容器的剖面图。如图所示，在预定部分形成场氧化膜11的半导体衬底10上利用众所周知的方式形成在下部包括栅绝缘膜12的栅电极13。接合区域14被形成在栅电极13两侧的半导体衬底10上，并形成MOS晶体管。第一层间绝缘膜16和第二层间绝缘膜18被形成在形成MOS晶体管的半导体衬底10上。在第一层间绝缘膜16和第二层间绝缘膜18内形成存储节点接触孔h，以便露出接合区域14。圆柱体形的下部电极20利用公知的方式形成于存储节点接触孔h内，以便与露出的接合区域14接触。为了进一步增大下部电极20的表面积，在下部电极20的表面上形成HSG(Hemi Spherical Grain)膜21。钽氧化膜23形成于HSG膜21表面上。此时，钽氧化膜23用下面的工艺来形成。首先，在钽氧化膜23形成前，在清洗HSG膜21表面后，按非原位(ex-situ)方式实施RTN(rapid thermal Nitridation)工序。利用RTN工序在HSG膜21表面上形成氮化硅膜22。接着，在约400至450℃的温度下按53至57埃的厚度形成第一钽氧化膜。然后，在低温下实施退火后，按与第一钽氧化膜相同的工艺和相同的厚度形成第二钽氧化膜。接着，在低温和高温下连续地实施退火工艺，形成单一的钽氧化膜23。在钽氧化膜23和第二层间绝缘膜18上蒸镀上部电极24，完成电容器。

但是，以钽氧化膜作为电介质的以往的电容器有以下问题。

首先，由于一般的钽氧化膜具有不稳定的化学当量比(stoichiometry)，所以在Ta和O的构成比上产生差异。因此，在薄膜内产生置换型Ta原子即空位原子(vacancy atom)。由于该空位原子是氧空位(oxygen vacancy)，所以成为漏泄电流的原因。空位原子的量可以根据构成钽氧化膜的结构要素的含量和结合程度来调节，但难以完全除去。

目前，为了稳定钽氧化膜的不稳定的化学当量比，为了除去钽氧化膜内的置换型Ta原子，将钽氧化膜进行氧化。但是，如果氧化用于防止漏泄电流的钽氧化膜，那么存在以下各种问题。就是说，钽氧化膜与多晶硅或TiN形成的上部电极及下部电极的氧化反应性大。因此，在氧化置换型Ta原子的氧化工艺时，由于钽氧化膜与上部电极或下部电极的反应，所以在界面上产生具有低介电常数的氧化膜，使氧移动到钽氧化膜和下部电极的界面上，降低界面的均匀性。

此外，由于作为前体(precusor)使用的Ta(OC₂H₅)₅的有机物和O₂(或N₂O)气的反应，所以在钽氧化膜内产生碳原子(C)、碳化合物(CH₄、C₂H₄)和H₂O等杂质。由于该杂质使电容器的漏泄电流增大，使钽氧化膜的电介质特性下降，所以难以获得大容量的电容器。

而且，采用钽氧化膜作为电介质膜的方法，在钽氧化膜形成前实施清洗工艺后，必须实施其它的非原位(ex-situ)工艺，必须两阶段地蒸镀钽氧化膜，在形成钽氧化膜后，必须在低温和高温下实施两次热处理工艺。因此，工艺复杂。

因此，本发明的目的在于，通过配有漏泄电流发生少并具有高介电常数的电介质膜，提供可以确保大容量的半导体存储器元件的电容器。

此外，本发明的另一目的在于，提供可以简化制造工艺的半导体存储器元件的电容器的制造方法。