[发明专利]动态随机存取内存的记忆页运作方法及其架构

说明书

本发明涉及一种动态随机存取内存的记忆页运作方法及其架构，特别是一种将动态随机存取内存(DRAM)内不好且失效的记忆页(memory page)重新对映(redirect)到预存在内存末端正常的记忆页，使内存在有缺陷的情形下顺利运作。

动态随机存取内存模块1(DRAM module，下简称为DRAM模块)是由多个动态随机存取内存10(DRAM，下简称为DRAM)所构成，每一个DRAM10是以连续性的记忆页(memorypages)(或是连续性的储存格(cell))所组成的记忆装置。如图1所求，假设些DRAM10为16M，则其可划分为3096个4K大小的记忆页11(000-FFF)，计算机系统通过内存控制器20(memory controller)选取要存取的资料的DRAM1，再由DRAM1中的支持逻辑12(supporting logic)去控制存取每一个DRAM10的记忆页11。

然而，当计算机系统开机后，基本输入输出系统(BIOS，下简称为BIOS)检测DRAM10后，或在制造DRAM10的过程中，由于制造的缺陷或毁损等原因，常会发生许多的误差或失误，使DRAM10的记忆页11或储存格产生缺陷(defect)，系统在对DRAM10存取运作时，假设第A03记忆页发生缺陷，当执行到产生此A03缺陷记忆页处，整个系统的运作将受到影响而停顿，无法继续正常运作，系统便会被迫放弃该有缺陷的DRAM1。

又或在个人数字助理(PDA)或是其它小型的通讯产品，DRAM10大多采用内嵌式系统(embedded system)，即DRAM10系内嵌于主机板上，若此内嵌式DRAM10产生缺陷时，将会因此而影响到整个DRAM1的工作，致使操作逻辑无法取得记忆页11，造成系统停滞、内存失效废弃，甚至必须将整个系统放弃，如此不但会造成DRAM生产商的合格率流失，并浪费掉系统或是DRAM10内其它可正常运作的部分，而且造成重大损失。

因此，本发明的目的是提供一种动态随机存取内存的记忆页运作方法及其架构，主要是提供一种内存控制器及其运作方法(BIOS)，将不好的记忆页转换至最后面，并以良好的记忆页来替代，使系统运作不受损坏的记忆页的影响而停顿，且不需放弃整个内存模块。

依据前述，该运作方法主要包括设定程序及实际操作程序两部分，该设定程序是测试及找寻出内存的记忆页是否存在缺陷，并建立一指示有缺陷的位置及对映于新位置的对映缓冲表；该实际操作程序是在设定程序完成后执行，根据设定程序的结果建立一快速页查询表，以指示该记忆页或记忆单元将正常存取模式或是以页操作模式进行，再依据快速页查询表的记录将好的记忆页替代不好的记忆页，并将不好的记忆页附加在内存最后面的地址，使内存在有缺陷的情形下能顺利运作。

依据前述，本发明的动态随机存取内存记忆页的架构，该内存控制器内包括有：一控制器，用以控制存取每一个记忆页，其内设有一内存(可为闪存(Flash)或是随机存取内存(RAM))用以储存对映缓冲表；一静态随机存取内存(SRAM)，系储存快速页查询表，用以指示该记忆页是以正常存取模式或是以页操作模式进行。

下面将结合附图，详细说明本发明的结构设计与技术原理，以便对本发明的特征有更进一步的了解，其中：

图1是现有内存模式的架构示意图；

图2是本发明的内存模块架构示意图；

图3为本发明的设定程序流程图；

图4为本发明的实际操作程序流程图。

标号说明：

1 DRAM模块    10 DRAM    11 记忆页           12 支持逻辑

20 内存控制器 21 控制器  22 内存(Flash或RAM) 23 SRAM

30 DRAM       31 记忆页

如图2所示，本发明的动态随机存取内存记忆页架构包括有至少一个DRAM30及一内存控制器20；其中该DRAM30包括有多个记忆页或储存格31。该内存控制器20包括有：一控制器21，系控制存取每一个记忆页31，其内设有一内存22用以储存设定程序结果(其运作方法如后详述)；一个SRAM23，系储存快速页查询表，设有多个对映于记忆页的指示位，用以指示该记忆页31是以正常存取模式或是以页操作模式进行(其运作方法容后详述)。

本发明的内存记忆页运作方法包括有设定程序及实际操作两部分。

设定程序(Set Up Procedure)(如图3所示)