[发明专利]可以抑制噪音并供给电源电位的半导体集成电路装置

权利要求书

1．一种半导体集成电路装置，其特征在于：具有根据外部的指示控制上述半导体集成电路装置的动作的控制电路、在与外部之间进行信号的收发的内部电路、接收外部电源电位并在通常动作模式下生成供给上述内部电路动作的内部电源电位的内部电源电路和由上述控制电路控制的在测试动作模式下取代上述内部电源电路的输出而从外部供给用于供给上述内部电路的上述内部电源电位的电压施加电路，上述电压施加电路包括接收从外部供给的电位的端子、设置在上述端子与内部节点之间的在上述测试动作模式下成为导通状态的第1场效应晶体管、设置在上述内部节点与上述内部电源电路的输出之间的在上述测试动作模式下成为导通状态并且在上述通常动作模式下成为截止状态的第2场效应晶体管和设置在上述端子与上述第1场效应晶体管的栅极之间的在上述通常动作模式下成为导通状态并且在上述测试动作模式下成为截止状态的第3场效应晶体管。

2．按权利要求1所述的半导体集成电路装置，其特征在于：上述第1、第2和第3场效应晶体管分别是MOS晶体管。

3．按权利要求1所述的半导体集成电路装置，其特征在于：上述内部电路包含由上述控制电路控制的在与上述半导体集成电路装置的外部之间进行存储数据的收发的存储电路，上述存储电路具有配置成矩阵状的包含用于保持上述存储数据的多个存储单元的存储单元阵列和由上述控制电路控制的用于在外部与上述存储单元之间进行数据的收发的输入输出电路，上述控制电路在通常动作模式下根据供给上述端子的指示，对上述输入输出电路指示进行数据屏蔽动作。

4．按权利要求1所述的半导体集成电路装置，其特征在于：上述第1、第2和第3场效应晶体管分别是N沟道MOS晶体管。

5．按权利要求4所述的半导体集成电路装置，其特征在于：进而具有在上述测试模式下将比上述内部电源电路在通常动作模式下输出的电平高的电位供给上述第1和第2MOS晶体管的栅极从而使上述第1和第2MOS晶体管成为导通状态的单元。

6．按权利要求5所述的半导体集成电路装置，其特征在于：上述内部电路包含由上述控制电路控制的在与上述半导体集成电路装置的外部之间进行存储数据的收发的存储电路，上述存储电路具有排列成矩阵状的包含用于保持上述存储数据的多个存储单元的存储单元阵列和由上述控制电路控制的用于在外部与上述存储单元之间进行数据的收发的输入输出电路，上述控制电路在通常动作模式下根据供给上述端子的指示，对上述输入输出电路指示进行数据屏蔽动作。

7．按权利要求1所述的半导体集成电路装置，其特征在于：上述第1、第2和第3场效应晶体管分别是P沟道MOS晶体管。

8．按权利要求7所述的半导体集成电路装置，其特征在于：上述内部电路包含由上述控制电路控制的在与上述半导体集成电路装置的外部之间进行存储数据的收发的存储电路，上述存储电路具有配置成矩阵状的包含用于保持上述存储数据的多个存储单元的存储单元阵列和由上述控制电路控制的用于在外部与上述存储单元之间进行数据的收发的输入输出电路，上述控制电路在通常动作模式下根据供给上述端子的指示，对上述输入输出电路指示进行数据屏蔽动作。

9．按权利要求1所述的半导体集成电路装置，其特征在于：上述第1、第2和第3场效应晶体管分别是第1导电型的MOS晶体管，上述电压施加电路包括设置在上述端子与上述内部节点之间的在上述测试动作模式下成为导通状态的第2导电型的第4MOS晶体管、设置在上述内部节点与上述内部电源电路的输出之间的在上述测试动作模式下成为导通状态并且在上述通常动作模式下成为截止状态的第2导电型的第5MOS晶体管和设置在上述端子与上述第4MOS晶体管的栅极之间的在上述通常动作模式下成为导通状态并且在上述测试动作模式下成为截止状态的第2导电型的第6MOS晶体管。

10．按权利要求9所述的半导体集成电路装置，其特征在于：上述内部电路包含由上述控制电路控制的在与上述半导体集成电路装置的外部之间进行存储数据的收发的存储电路，上述存储电路具有配置成矩阵状的包含用于保持上述存储数据的多个存储单元的存储单元阵列和由上述控制电路控制的用于在外部与上述存储单元之间进行数据的收发的输入输出电路，上述控制电路在通常动作模式下根据供给上述端子的指示，对上述输入输出电路指示进行数据屏蔽动作。