[发明专利]热喷墨打印头用的基于动态存储器的发射单元有效

专利信息
申请号: 00118025.8 申请日: 2000-05-30
公开(公告)号: CN1282665A 公开(公告)日: 2001-02-07
发明(设计)人: J·P·阿克斯特尔;T·L·本亚明 申请(专利权)人: 惠普公司
主分类号: B41J2/16 分类号: B41J2/16
代理公司: 中国专利代理(香港)有限公司 代理人: 吴增勇,傅康
地址: 美国加利*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 喷墨 打印头 基于 动态 存储器 发射 单元
【说明书】:

本发明一般地涉及喷墨打印,更具体地说,涉及在每一个发射单元内集成有动态存储器电路的薄膜喷墨打印头。

喷墨打印技术得到了较好的发展。诸如计算机打印机、绘图机和传真机等商售产品都已经实现喷墨工艺,以产生印刷品。例如,在Hewlett-Packard Joumal,Vol.36,No.5(1985年5月);Vol.39,No.5(1988年10月);Vol.43,No.4(1985年8月);Vol.43,No.6(1992年12月);和Vol.45,No.1(1994年2月)中不同的文章描述了Hewlett-Packard公司对喷墨工艺的贡献。这些文章全都包括在此作参考。

一般说来,喷墨图象是依照由被称为喷墨打印头的墨滴产生装置发射的墨滴在打印介质上精确定位而形成的。典型的情况是,喷墨打印头支持在可移动的滑架上。后者横跨打印介质表面,并按照微型计算机或控制器的命令,受控制在适当的时间喷射出墨滴,其中施加墨滴的定时要与准备打印的图象的像素图案对应。喷墨打印头一般安装在喷墨打印滑架上,后者可以,例如,包括整体墨盒。

典型的Hewlett-Packard喷墨打印头包括在孔内或喷嘴板上精确形成的喷嘴阵列,喷嘴板附在墨阻挡层上,而墨阻挡层又附在实现射墨加热电阻和电阻使能装置的薄膜子结构上。墨阻挡层限定了包括位于相关射墨电阻上面的墨腔的墨通道,而喷嘴板中的喷嘴与相关的墨腔对齐。墨滴产生器区域是由墨腔和薄膜子结构的各部分以及与墨腔相邻的喷嘴板形成的。

薄膜子结构通常包括诸如硅等基片,在基片上形成各种薄膜层,后者形成薄膜射墨加热电阻、向加热电阻传输射墨能量的使能电路,以及连接到接口焊盘上的导电线迹,所述接口焊盘是为打印头的外部电连接而设置的。

墨阻挡层通常是聚合物材料,以干膜的形式层压在薄膜子结构上,并设计成能够用光学方法限定,并且既可用紫外线又可用热固化。

喷嘴板、墨阻挡层和薄膜子结构的物理布局的例子图解说明于上面提到的Hewlett-Packard Journal 1994年2月的44页上。在其同转让的美国专利4,719,477和美国专利5,317,346中提出了喷墨打印头的另一个例子,此两文献均包括在此作为参考。

在热喷墨工艺中存在一种趋势,就是增加构造在单一打印头上的喷嘴数目,并增大这些喷嘴的发射速率。随着喷嘴数目的增大,接到打印头的互连点数急剧增大,除非实现某种形式的多路复用,使某些互连点以时分方式由射墨电阻共享,以减少连接到打印头的互连点数。

已知的多路复用方案涉及为每一个射墨电阻设置门控晶体管,以此使电流仅在相关的门控晶体管被选中(亦即使之变为导通)时才流入射墨电阻。把每一个电阻和相关的晶体管排成行和列的阵列,可使外部互连点的数目大大减少。利用这种多路复用方案的打印头已经利用低成本的NMOS(N道金属氧化物半导体)集成电路工艺制成。

行和列的阵列最好呈方形(亦即,列数等于列数),以便外部互连点数最少。但是,由于诸如每一个电阻能被依次地激励的速率(发射速率)、不同电阻相邻两次发射之间的时间(发射周期)和发射周期中的可以发射的电阻数目最大这样一些系统要求,阵列一般作成矩形阵列。采用矩形阵列,外部互连点数比方形最优的大得多。

另一个已知的减少互连点数的方案在打印头基片上包括在每一个发射单元的发射单元阵列的外围的逻辑电路和静态存储元件。在这种方案中,在一行或一列电阻发射的同时,准备激励的下一行或一列电阻用的静态存储器接收和存储发射数据。在打印头基片上包括多路复用用的逻辑电路和静态存储元件的打印头的一个例子是Hewlett-Packard DesignJet 1050C大型格式打印机用的Hewlett-Packard C820A524喷嘴打印头。在打印头基片上包括逻辑电路和静态存储元件的考虑是:这通常要求诸如CMOS(互补金属氧化物半导体)等比较复杂的集成电路工艺,这与NMOS集成电路工艺相比成本提高,因为CMOS工艺与NMOS工艺相比,一般要求较多的掩模层次和加工步骤。另外,在发射阵列的外围包括逻辑电路,会使布局过程的复杂性增大,使开发新的或修改的打印头的总开发时间延长。

对于非打印头集成电路,通过用比较复杂(因而成本较高)的集成电路工艺来实现同样功能,以便产生同样功能而尺寸较小的芯片,从而使单个芯片的成本可以随着时间而降低。芯片较小,结果每个固定尺寸的晶片的芯片较多,因而每一个芯片的总成本降低,尽管晶片成本增大,结果工艺复杂性增大。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于惠普公司,未经惠普公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/00118025.8/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top