[发明专利]具有拥塞控制功能的异步传输模式切换装置

权利要求书

1、一种ATM(异步传输模式)切换装置，包含：

多个输入侧信元缓冲器，每个都具有多个第一逻辑序列，产生表示所述多个第一逻辑序列的每个的拥塞状态的输入缓冲器拥塞数据，将与每个特定信元对应的所述输入缓冲器拥塞数据写入到所述特定信元中，所述特定信元为空信元或后向RM(资源管理)信元；及

切换部分，具有多个分别与所述多个输入侧信元缓冲器和多个输出接口相连的输入接口，其中所述切换部分从所述多个输入侧信元缓冲器的每个接收每个所述信元，当所述被接收的信元为所述特定的信元时获得所述输入缓冲器拥塞数据，并从所述获得的输入缓冲器拥塞数据针对所有所述被接收的特定信元计算系统拥塞数据，所述系统拥塞数据表示所述ATM切换装置的拥塞状态，并更新所述被接收的特定信元，从而所述系统拥塞数据和被写入到所述被接收的特定信元中的ER(显式速率)数据中的较小的一个被写入到所述被接收的特定信元中作为新的ER数据，并将所述被更新的特定信元根据所述被更新特定信元的标题从所述多个输出接口中的所选择的一个进行输出。

2.根据权利要求1所述的ATM切换装置，其特征在于所述多个输入侧信元缓冲器中的每个都包含：

第一信元存储部分，具有所述多个第一逻辑序列；

第一多路分用部分，根据所述每个所述信元的标题选择所述多个第一逻辑序列中的一个；

第一写控制部分，根据用于所述所选第一逻辑序列的写指示符控制所述第一信元存储部分，从而所述信元被存储进所述被选择的第一逻辑序列中；

第一读控制部分，根据读指示符控制所述第一信元存储部分，从而所述被存储的信元被从所述多个第一逻辑序列读出；

第一序列长度监控部分，通过所述写指示符和所述读指示符确定所述被选择的第一逻辑序列的序列长度，并根据所述被确定的序列长度产生所述被选择的第一逻辑序列的输入缓冲器拥塞数据；及

第一信元重写部分，将所述输入缓冲器拥塞数据写入到从所述被选择的第一逻辑序列中读出的所述特定信元中并输出被写到所述切换部分的带有所述输入缓冲器拥塞数据的所述特定信元。

3.根据权利要求2所述的ATM切换装置，其特征在于所述输入缓冲器拥塞数据为所述被确定的序列长度。

4.根据权利要求2所述的ATM切换装置，其特征在于所述输入缓冲器拥塞数据为从与每个所述信元相关的所述第一逻辑序列计算的输入缓冲器ER数据。

5.根据权利要求1所述的ATM切换装置，其特征在于所述切换部分包含：

多个收集部分，其分别为所述多个输入接口提供，其中所述多个收集部分中的每个接收所述被读出的信元并通过从所述多个输入侧信元缓冲器中相应的一个提供的每个所述被读出的特定信元收集所述输入缓冲器拥塞数据；

切换部分，根据所述特定信元的所述标题向着所述多个输出接口中的一个切换所述特定信元；

第一拥塞控制部分，从所述被收集的输入缓冲器拥塞数据计算所述系统拥塞数据；及

多个第二信元重写部分，每个都提供给所述多个输出接口中的一个，并更新所述被读出的特定信元，从而所述系统拥塞数据和被写入到所述读出特定信元中的ER数据中的所述较小的一个被写入到所述读出的特定信元中作为所述新的ER数据，并从所述被选择的输出接口输出所述被更新的特定信元。

6.根据权利要求5所述的ATM切换装置，其特征在于所述输入缓冲器拥塞数据是与所述特定信元相关的所述第一逻辑序列的长度；及

其中所述第一拥塞控制部分通过所述被收集的序列长度计算所述系统拥塞数据。

7.根据权利要求5所述的ATM切换装置，其特征在于所述输入缓冲器拥塞数据为通过与所述特定信元相关的所述第一逻辑序列的长度计算的输入缓冲器ER数据；及

其中所述第一拥塞控制部分选择通过所述多个收集部分收集的所述输入缓冲器拥塞数据的最差的一个作为所述系统拥塞数据。

8.根据权利要求5所述的ATM切换装置，其特征在于所述多个收集部分的每个确定所述后向RM信元是否与点对点连接或点对多点连接相关，并当其确定所述后向RM信元与所述点对多点连接相关时放弃所述后向RM信元。