[发明专利]多晶粒模组器件

说明书

现有的封装范畴都以“SIP”即单列直插封装为主，即封装基片一侧边齐平排列的d1～dm等多个接线端与内部进行电联接的封装形式，其占用的封装基片面积非常庞大；

又，一般绝缘基片必须利用一引线框架，来装配到该封装基片上，故生产时所耗费的成本较高、时间较长，非常不具经济效益；

因此如何提供一种可解决上述问题之多晶粒模组器件，是为激发本案发明人的发明动机。

有鉴于此，本案发明人以其从事相关行业多年经验及不断的思虑研究，终使本发明得以诞生，其首要目的在于提供一种多晶粒模组器件，也同时解决了原来技术的缺点；

本发明系多个单元在绝缘基片上电联接的器件，其主要结构为：在该多晶粒模组中，该单元的部分或全部的接线采用接线柱，并在该绝缘基片端部的部分表面形成导电层，且不需要利用引线框架而可直接插入封装基片与封装基片的印刷电路板中，并以焊锡粘接的结构，从而使本发明成本大幅下降，并且重量也相对减轻。

现有封装(Package)系以“SIP”(SINGLE IN LINE PACKAGE)为主，即单列直插封装；本发明不仅仅为“SIP”，并利用该端部的双面金属可简单的实现“DIP”(DOUBLE IN LINE PACKAGE)即双列直插封装，其可在粘接部分得到双倍的引脚数，故发明即达成立体单元分布、实现多单元密度、减少封装基片面积的效果；

且，本发明利用焊锡粘接至多重布线的封装基片之两面，使本发明达到缩小体积之功效；

另，本发明系为垂直装配，其占用封装基件之面积减少到1/10以下，非常有利于该封装基件之小型化；

又，如上所述，从基本结构的简化，使本发明很容易构造出多种的结构，并可简单快速的构造出范围较广的应用线路。

为方便了解本发明内容，和所能达成的功效、现配合图式列举一具体实例，详细说明如下：

1、绝缘基片

2、封装基片

3、树脂

4、焊锡

5、接线柱

6、晶粒

7、接线端

8、印刷线路

B、C、D、E..单元

a、隔离层

b、基极

c、集电区所使用的外延层

d、埋层

e、深集电极搀杂层

f、射极

A、多重布线基片图示说明第一图之(A)为单列直插封装示意图。第一图之(B)为本发明示意图。第一图之(A-1)为第一图(A)的纵剖平面示意图。第一图之(B-1)为第一图(B)的纵剖平面示意图。第二图为接线柱电极单元示意图。第三图之(A)为本发明与其他单元同时装配于封装基片上的平面示意图。第三图之(B)为第三图(A)的侧视剖面图。第四图之(A)为两面装置元件的绝缘基片放大实例。第四图之(B)为第四图之(A)绝缘基片的局部与封装基片互相接合的实例。第五图之(A)为绝缘基片的单面全部印刷线路示意图。第五图之(B)为绝缘基片的单面部份印刷线路示意图。第六图之(A)为一般晶粒剖面图。第六图之(B)为晶粒用焊锡粘接到绝缘基件局部示意图。第六图之(C)为晶粒用焊锡粘接到多重布线基片示意图。

请参阅第一图所示，其中第一图(A)可以称为“SIP”(SINGLE IN LINE PACKAGE)，即单列直插封装，为封装基片之一侧边齐平排列的d1～d_m等多个接线端与内部进行电联接的封装形式；第一图(B)可称为“DIP”(DOUBLE IN LINE PACKAGE)即双列直插封装，为封装基片2由电联接之端子e1～e_m，透过机械分离形成梳状，并且该端子表面及内部可有独立的电联接；

将图一(A)与(B)相比，由上述可知(B)比(A)多两倍的接线端；用在本发明中，因垂直装配于封装基片上，可有效缩小该封装基片的面积；

另，将图一(A-1)与(B-1)相比：(A-1)之单元C的电联接端子d1～d_m接头为单面构造，故其亦为单面构造；而(B-1)透过绝缘基片1为双面设计的印刷电极或采用多重印刷电路板，其端子e1～e_m可以从该绝缘基片1两面引出，并且(B-1)之单元C也可以在该绝缘基片1两面构造出来，即达成立体单元分布，实现多单元密度，减少封装基片面积的效果。

请参阅第二图所示，其中凸起物为接线柱5电极单元，且d1～d_m是以金、银、铜为焊锡等单层、双层或合金之电极。