[发明专利]用于铜互连的阻挡层的形成方法

说明书

本发明一般涉及半导体制造，特别涉及用于铜互连的阻挡/籽晶层淀积工艺。

在集成电路(IC)工业中，目前正开发用铜作为互连中铝的替代材料。由于铜的制造较便宜，所以铜互连一般优于铝互连。此外，铜互连的电阻比铝互连小，因此产生较少的热。另外，铜电阻的减小提高了IC以较高工作频率工作的能力，因而提高了性能，此外，与铝相比，铜还具有提高了的抗电迁移性。

然而，不管这些优点如何，如果要变成可靠的替代品，铜还有数个必须克服的缺点。铜的一个缺点是可能会作为移动离子沾污的源。铜离子容易通过用于制造半导体的常规介质材料扩散。如果含量不合适，铜会扩散到器件的有源区，因而影响了器件的可靠性。此外，铜容易被腐蚀。因此，需要互连形成为更复杂且需要利用化学机械抛光(CMP)工艺的镶嵌结构。另外，铜处理需要利用新材料和新工艺，如果不适当地加入这些制造工艺，会存在种种问题和复杂性。

例如，在利用铜互连时，一般需要阻挡层。阻挡层在铜周围形成，以包含之，从而防止其沾污相邻层和有源区。对铝来说一般不需要的这些阻挡层正产生必须解决的新的制造和集成问题。用于形成这些阻挡层的材料和工艺目前还未弄得很清楚。因此，形成它们的这些材料和工艺的进一步改善可能会显著提高晶片的成品率、器件的可靠性和设备正常运行能力。

在铜处理中用作阻挡层的许多材料(例如，难熔金属)也会对器件的可靠性产生不良影响。这些可靠性问题部分是由与相邻膜有关的阻挡层应力造成的。因此，阻挡层应力控制也可能提高整个IC成品率和可靠性。

另外，目前用于淀积互连中铜的工艺和处理室从厚度和均匀性控制方面来说并不是最佳的。控制缺乏成为问题。如果所淀积铜膜的均匀性充分改变，则成品率会受相反的影响，和/或随后的工艺会因需要进行调节以补偿不均匀淀积膜而进一步复杂化。

此外，在淀积及晶片传输期间，铜和铜阻挡材料与处理室部件间的粘附性不足也会造成问题。这些材料是潜在的颗粒源。优化淀积工艺从而改善这些材料的粘附性将有利于提高成品率，减少处理室中的颗粒污染。

许多铜工艺都具有台阶覆盖问题，其中与平坦表面相比，通孔和沟槽侧壁被铜膜覆盖的程度较差。此外，如果在开口上部淀积的膜以太高的速率淀积，则还会发生铜空洞问题。这会引起在完全填充开口前在上部发生膜夹断，并会导致在开口内形成空洞。改善台阶覆盖和使空洞最小的工艺具有提高采用铜互连的器件的成品率和可靠性的潜力。

另外，由于前述的移动离子，对铝来说不成问题的预金属淀积期间材料的背溅射对铜来说成为问题。如果铝背溅射到露出的晶片表面上，已有化学试剂和工艺去除之。此外，这种铝不容易通过不同层扩散。相反，背溅射的铜不容易用化学或其它方法去除。除非其包含在阻挡层，否则容易通过相邻膜扩散，影响成品率和可靠性。因此，暴露底下的铜层的任何互连工艺都应设计成确保从露出区去除最少量铜。

因此，该行业中需要改进的金属化处理，从而可以大规模低成本制造铜互连，并能提高成品率和可靠性。

从以下结合附图的具体介绍中，可以更清楚地理解本发明的特点和优点，附图中，类似的数字表示类似和相应的部分，其中：

图1是顶透视图，展示了根据本说明书的多室集成电路淀积系统。

图2是剖面示图，展示了根据本说明书的图1所示射频(RF)预清洗室。

图3是剖面示图，展示了根据本说明书的图1所示阻挡层淀积室。

图4是剖面示图，展示了根据本说明书的图1所示铜籽晶层淀积室。

图5是剖面示图，展示了本说明书的图4的放大夹具部分，更详细地展示了图4的该特定夹具。

图6是顶透视图，展示了根据本说明书的图5的夹具。

图7是剖面示图，展示了利用具有不合适几何形状的夹具的不良影响。

图8-11是剖面示图，展示了根据本说明书的利用图1-6所示系统形成铜互连的方法。

图12是流程图，展示了根据本说明书的形成用于铜互连的阻挡层和籽晶层的方法。

图13以表格的形式比较了现有技术的铝预清洗方法与用于本说明书的新的铜预清洗技术。

图14以XY曲线展示了阻挡层淀积室中的线圈、靶、和晶片的加电顺序，以便可以根据本说明书形成阻挡层。

所属领域的技术人员应理解，图中的各部分是为了简单和清晰而画，没有必要按比例画出。例如，图中的某些部分的尺寸可以相对其它部分放大，以便有助于对本发明实施例的理解。

一般说，这里的图1-14教导了一种形成铜镶嵌互连结构的方法。一般情况下，该方法教导了镶嵌或双镶嵌结构的改进的预金属淀积处理，镶嵌结构中铜阻挡层的改进淀积处理，阻挡层上的籽晶层的改进淀积处理。