[发明专利]数据错误纠正装置无效
申请号: | 00102246.6 | 申请日: | 2000-02-18 |
公开(公告)号: | CN1264032A | 公开(公告)日: | 2000-08-23 |
发明(设计)人: | 野口展明;渡部隆弘 | 申请(专利权)人: | 松下电器产业株式会社 |
主分类号: | G01F11/08 | 分类号: | G01F11/08 |
代理公司: | 中国国际贸易促进委员会专利商标事务所 | 代理人: | 杜日新 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 数据 错误 纠正 装置 | ||
本发明涉及一种使用多个错误纠正码,纠正数据错误的数据错误纠正装置。
作为数据处理系统的高可靠性手段,应用各种机器里纠正数据错误的错误纠正码。特别是,包含里德索洛蒙码的BCH(Bose-Chaundhuri-Hocqenghen)码由于码的效率高成为重要的编码之一。里德索洛蒙码就是在设定原始多项式为w(z),w(z)=0的根为α时,将该根α作为原始元的伽罗瓦域(Galois field)上的编码,是数据块出错纠正码之一。
图3表示刊载于特开平5-55926号公报上的的错误纠正装置的结构。该错误纠正装置具有存储输入数据的数据存储器72,计算附加到输入数据上的多重错误纠正码的并发位的并发位计算电路76、78,存储用该并发位计算电路76、78算出的并发位的并发位存储器80,读出存储于并发位存储器80的并发位并改写数据存储器72上的错误数据的错误检出纠正处理电路86。并且,OR电路82求出已计算出的并发位的全部二进制数的逻辑和(即,“或”),由其结果作为表示数据出错存在的信息,存入标记存储器84里。并且,定时控制电路88控制该错误纠正装置的动作定时。并发位计算电路76、78由加法器20、22、24、36、38、40,延迟器26、28、30、42、44、46、52、54、56,及伽罗瓦域元的常数乘法器32、34、48、50构成,设若输入数据wi,生成多项式的根为αm,则按照以下的式(1)、(2)和(3),计算并发位S0、S1和S3。
(数1)
而且,错误检出纠正处理电路86由并发位存储器80读出并发位S0、S1、S2,在至少一个并发位不是“0” 的情况下,由S0~S2算出出错的位置和大小,根据其结果,改写数据存储器72上的输入数据中出错的数据。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于松下电器产业株式会社,未经松下电器产业株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/00102246.6/2.html,转载请声明来源钻瓜专利网。
- 上一篇:感光绝缘膏和厚膜多层电路基片
- 下一篇:接地的电子卡
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置