[发明专利]数据错误纠正装置

说明书

本发明涉及一种使用多个错误纠正码，纠正数据错误的数据错误纠正装置。

作为数据处理系统的高可靠性手段，应用各种机器里纠正数据错误的错误纠正码。特别是，包含里德索洛蒙码的BCH(Bose-Chaundhuri-Hocqenghen)码由于码的效率高成为重要的编码之一。里德索洛蒙码就是在设定原始多项式为w(z)，w(z)=0的根为α时，将该根α作为原始元的伽罗瓦域(Galois field)上的编码，是数据块出错纠正码之一。

图3表示刊载于特开平5-55926号公报上的的错误纠正装置的结构。该错误纠正装置具有存储输入数据的数据存储器72，计算附加到输入数据上的多重错误纠正码的并发位的并发位计算电路76、78，存储用该并发位计算电路76、78算出的并发位的并发位存储器80，读出存储于并发位存储器80的并发位并改写数据存储器72上的错误数据的错误检出纠正处理电路86。并且，OR电路82求出已计算出的并发位的全部二进制数的逻辑和(即，“或”)，由其结果作为表示数据出错存在的信息，存入标记存储器84里。并且，定时控制电路88控制该错误纠正装置的动作定时。并发位计算电路76、78由加法器20、22、24、36、38、40，延迟器26、28、30、42、44、46、52、54、56，及伽罗瓦域元的常数乘法器32、34、48、50构成，设若输入数据wi，生成多项式的根为αm，则按照以下的式(1)、(2)和(3)，计算并发位S0、S1和S3。

(数1) S 0 = Σ i = 1 n Wi - - - - ( 1 ) ]]> S 1 = Σ i = 1 n Wi α n - i - - - ( 2 ) ]]> S 2 = Σ i = 1 n Wi ( α 2 ) n - i - - - ( 3 ) ]]>

而且，错误检出纠正处理电路86由并发位存储器80读出并发位S0、S1、S2，在至少一个并发位不是“0”  的情况下，由S0～S2算出出错的位置和大小，根据其结果，改写数据存储器72上的输入数据中出错的数据。