[发明专利]存储器装置及其数据保持方法、存储器控制器在审
申请号: | 202110226820.2 | 申请日: | 2021-02-26 |
公开(公告)号: | CN114443344A | 公开(公告)日: | 2022-05-06 |
发明(设计)人: | 洪硕男;张峨源 | 申请(专利权)人: | 旺宏电子股份有限公司 |
主分类号: | G06F11/10 | 分类号: | G06F11/10;G06F3/06 |
代理公司: | 中科专利商标代理有限责任公司 11021 | 代理人: | 任岩 |
地址: | 中国台湾新竹*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种存储器装置及其数据保持方法、存储器控制器,其中该存储器控制器,用以存取存储器装置中的存储存储器阵列的位于存储器区块中的存储器分页。存储器控制器读取存储于所存取存储器分页中的存储器数据。存储器控制器判定相关于存储器数据的错误位数。存储器控制器获得对应于所存取存储器分页的擦除计数,擦除计数指示在所存取存储器分页上进行的擦除操作的数目。存储器控制器至少基于擦除计数自一或多个错误阈值当中判定错误阈值。存储器控制器判定错误位数与错误阈值之间的关系。存储器控制器在错误位数与错误阈值之间的关系满足第一准则的情况下触发所存取存储器区块的数据更新。 | ||
搜索关键词: | 存储器 装置 及其 数据 保持 方法 控制器 | ||
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于旺宏电子股份有限公司,未经旺宏电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/202110226820.2/,转载请声明来源钻瓜专利网。
- 上一篇:光学导航装置、光学传感器装置及方法
- 下一篇:滴管型化妆品容器
- 同类专利
- 车载芯片的ECC校验管理方法、装置及存储介质-202310725192.1
- 刘跃全;刘可;陈婷 - 上海水木蓝鲸半导体技术有限公司
- 2023-06-16 - 2023-10-27 - G06F11/10
- 本申请实施例公开了一种车载芯片的ECC校验管理方法、装置及存储介质,方法包括:获取第一待校验数据,其包括:数据内容;将数据内容与数据内容对应的第一物理地址信息进行拼接,得到第二待校验数据;对第二待校验数据进行校验,得到校验后数据,将校验后数据存入内存模块,不保存地址信息;在解码时,获取校验后数据,将该校验后数据与第二物理地址信息进行组合,得到待解码数据;对待解码数据进行解码,得到第二待校验数据;对第二待校验数据进行去地址操作,得到第一待校验数据,在其出现ECC错误时,上报总线地址。采用本申请实施例在节省存储空间的基础上,使得车载芯片能够满足更高功能安全等级的ECC校验功能。
- 一种内存可纠正错误风暴容错方法、装置及介质-202311084203.9
- 杨川;赵海丽;王勇;李岩 - 浪潮(山东)计算机科技有限公司
- 2023-08-25 - 2023-10-27 - G06F11/10
- 本发明公开一种内存可纠正错误风暴容错方法、装置及介质,涉及服务器内存技术领域,用于提供一种针对CE风暴的容错机制,针对目前对于服务器出现的CE风暴会严重影响用户的使用体验的问题,提供一种内存可纠正错误风暴容错方法,通过对服务器进入可纠正错误风暴的次数进行统计;在计数值未超过预设的阈值之前,通过屏蔽ECC故障信息的上报通道,以实现不对ECC故障信息进行上报;也即当服务器因出现CE风暴而在短时间内不断触发SMI中断时,利用阈值的设置对ECC故障信息的上报进行筛漏,大大降低反映在客户端上的ECC故障报错频率,进一步保证客户端业务得以较为连续的运行,优化用户的使用体验,减少客诉问题的发生。
- 存储数据的方法、读取数据的方法和相关设备-202210381892.9
- 林宪正;孙翊宁;李步蟾;韩永祥;白铂 - 华为技术有限公司
- 2022-04-12 - 2023-10-27 - G06F11/10
- 本申请实施例提供一种存储数据的方法、读取数据的方法和相关设备,该方法包括:获取来自于处理器的输出数据,该输出数据包括待写入内存的目标数据和与该目标数据对应的错误数据指示信息,该错误数据指示信息用于指示该目标数据是否是错误数据;根据该错误数据指示信息,将预设数据写入该内存,或者,将根据该目标数据确定的写入数据写入该内存。上述技术方案可以在不牺牲校验位的情况下,指示错误数据。因此,利用上述技术方案,既可以识别内存保存的错误数据,也避免了因牺牲校验位导致的纠错能力下降的问题。
- 内存错误预测方法、装置及设备-202210764235.2
- 顾新理;徐士鑫;万军;骆佳琦;唐鲲;董伟伟 - 华为技术有限公司;昆山杜克大学
- 2022-06-30 - 2023-10-27 - G06F11/10
- 公开了内存错误预测方法、装置及设备,涉及计算机领域。获取到内存错误数据后,基于反映内存错误的时空信息以及内存物理结构,确定受内存错误影响的预测区域和预测区域发生内存错误的时间范围。由于内存中阵列排布的存储单元之间具有连接关系。当至少一个存储单元发生错误时,可能导致与该至少一个存储单元关联的区域也发生错误。如此,依据内存错误数据确定内存中发生错误的位置和发生错误的时间,结合内存物理结构指示的存储单元间的连接关系,从硬件结构的角度深入分析受内存错误影响的潜在风险区域,以及潜在风险区域发生错误的时间范围。相对于仅分析内存错误数据来预测可能发生的错误,能够有效地提高内存错误预测的精准率和覆盖率。
- 数据写入方法以及处理系统-202210411764.4
- 陈智勇;李亦宁;王成超 - 华为技术有限公司
- 2022-04-19 - 2023-10-27 - G06F11/10
- 本申请公开了一种数据写入方法,用于提升处理系统的检错能力和纠错能力。方法应用于处理系统,处理系统包括第一内存;获取第一数据,第一数据是待写入第一内存的数据;根据第一内存包括的多个内存空间中的至少一个内存空间的第一错误分布区域信息确定数据符号占用的内存空间的第一排布方式;根据数据符号占用的内存空间的第一排布方式将第一数据确定为M个数据符号,M个数据符号中每个数据符号包括多个数据比特,M为大于或等于1的整数;对M个数据符号进行第一纠错码编码,得到N个第一冗余符号,N个第一冗余符号中每个第一冗余符号包括至少一个冗余比特,N为大于或等于1的整数;将M个数据符号和N个第一冗余符号写到第一内存中。
- CRC终止时的准确BER报告-202211338619.4
- 美萨姆·阿沙迪;张帆;王浩博 - 爱思开海力士有限公司
- 2022-10-28 - 2023-10-27 - G06F11/10
- 本公开涉及一种CRC终止时的准确BER报告,具体涉及一种用于LDPC解码的方法和系统。在该方法和系统中,使用准循环矩阵对LDPC码字进行解码。计算准循环矩阵的循环列中的变量节点的第一消息以及属于循环列的校验节点的第二消息。使用计算的第一消息和第二消息计算奇偶校验与校正子。计算码字的奇偶校验部分没有错误的第一模式的位错误率以及码字的奇偶校验部分有错误的第二模式的位错误率。
- 针对存储器件的存储系统以及存储系统的操作方法-201910098303.4
- 洪道善;权正贤;申原圭;郑承奎 - 爱思开海力士有限公司
- 2019-01-31 - 2023-10-27 - G06F11/10
- 本申请公开了一种针对存储器件的存储系统以及存储系统的操作方法。存储系统包括存储器件和存储器控制器。存储器件具有多个存储区域。存储器控制器被配置为:当针对第一存储区域连续产生的写入命令的数量达到参考值时,产生针对与多个存储区域中的一个存储区域相对应的第一存储区域的读取命令。
- 检测数据维持有效性的方法、检测装置和芯片-202011242957.9
- 吴晨 - 海光信息技术股份有限公司
- 2020-11-09 - 2023-10-27 - G06F11/10
- 本申请实施例提供一种检测数据维持有效性的方法、检测装置和芯片,该方法包括:在片上系统断电前,将片上系统执行的最近一次写操作对应的地址作为种子地址,基于种子地址从存储系统的存储阵列中随机确定出多个检测地址,并基于多个检测地址当前存储的数据,生成多个第一校验码;将种子地址和/或多个检测地址作为多个第一校验码的关联数据,将关联数据和多个第一校验码存入存储阵列中的指定区域,指定区域是片上系统不可写入数据的区域;在片上系统非首次上电时,根据关联数据对多个第一校验码以及多个检测地址当前存储的数据进行循环冗余校验,得到检测结果,检测结果用于反映存储阵列是否在副电源模式下将存储阵列内的数据有效维持。
- 一种数据刷洗控制方法、DDR控制器和片上系统-202311175982.3
- 刘顺;郭御风;张旭 - 飞腾信息技术有限公司
- 2023-09-13 - 2023-10-24 - G06F11/10
- 本申请公开了一种数据刷洗控制方法、DDR控制器和片上系统,该方法包括:当寄存器接收到刷洗使能指令时,寄存器将刷洗使能指令发送给刷洗模块;刷洗模块根据刷洗使能指令,生成针对目标存储空间中的各个地址空间的读请求,并向命令队列连续发送读请求;命令队列将读请求发送给目标存储空间中的各个地址空间,以使地址空间根据读请求返回读数据。本方案在接收到刷洗使能指令时,对目标存储空间中的各个地址空间连续发送读请求,以根据返回的读数据进行刷洗操作。本方案连续向命令队列发送读请求,使得整个目标存储空间的刷洗过程仅需使能指令触发一次即可自动执行,后续无需软件介入,提高了操作效率。
- 一种基于配置文件的联锁下位机数据可视化校验方法-202110643538.4
- 杨帆;黎瀚泽;杨平;黄虹博;辛帆;雷贝贝;张国茹;王绍新 - 卡斯柯信号(成都)有限公司
- 2021-06-09 - 2023-10-24 - G06F11/10
- 本发明公开了一种基于配置文件的联锁下位机数据可视化校验方法,涉及有轨道交通联锁控制技术领域,包括输入信息制作步骤、通用搜索语法搜索步骤、上下位机通信码位生成步骤,是一种基于布尔逻辑、根据联锁信息表和外部接口新表及自定义的设备查询语法,自动生成车站的所有有效的设备对应的码位的联锁数据自动配置方法。
- 一种CRC码并行计算方法、装置及其应用-202110442600.3
- 吕向东;魏斌;任军;盛荣华;唐伟童;陈真;李政达 - 恒烁半导体(合肥)股份有限公司
- 2021-04-23 - 2023-10-24 - G06F11/10
- 本发明涉及数据处理技术领域,公开了一种CRC码并行计算方法、装置及其应用,其中方法包括获取CRC生成多项式,处理生成一校验基准矩阵,并对第一组数据进行计算处理生成第一CRC校验码,将其与第二组数据执行异或操作,并基于校验基准矩阵对异或结果计算处理生成第二CRC校验码,依次对后续组数据重复执行上一步骤,并将最终生成的CRC校验码作为待编码数据的CRC校验码输出,本发明实现了对多位数据进行并行实时的CRC码计算,其步骤简单,无需消耗大量逻辑资源,不仅可以在一个时钟周期内计算多位数据的CRC码,也可以改变CRC多项式的位宽,大大提高了灵活性和兼容性,特别匹配满足存储装置读写数据的特殊性要求。
- 具有检查所选择的存储器访问的硬件检查单元的集成电路-201711181664.2
- J.格拉迪高;S.博尔克;S.胡夫纳格尔 - 罗伯特·博世有限公司
- 2017-11-23 - 2023-10-24 - G06F11/10
- 本发明涉及具有检查所选择的存储器访问的硬件检查单元的集成电路。本发明涉及一种集成电路(101、101'),其具有处理器单元(110)、硬件检查单元(120)和数据源(140、130),其中所述处理器单元在大量存储器访问其间分别访问来自所述数据源(140、130)的数据,其中所述硬件检查单元(120)被设立为检查所述大量存储器访问中的所选择的存储器访问的数据。
- 一种用于主机的DDR52传输模式的自动校准方法和装置-202310868218.8
- 谈文臣 - 恒玄科技(北京)有限公司
- 2023-07-14 - 2023-10-20 - G06F11/10
- 本申请提供了一种用于主机的DDR52传输模式的自动校准方法和装置。该方法包括:在第一传输模式下,由主机向存储器的预设地址写入校准用数据,再从存储器读回,第一传输模式不同于DDR52传输模式;在读回校准用数据与写入校准用数据相符的情况下,将主机和存储器切换至DDR52传输模式;在DDR52传输模式下,由主机在一系列采样点位置从存储器的预设地址读回校准用数据,并记录一系列采样点位置处的读回校准用数据与写入校准用数据是否一致;以及获取其中每个采样点位置处的读回校准用数据与写入校准用数据保持一致的最长的采样点位置序列,将该采样点位置序列中的中间采样点位置用作主机在DDR52传输模式下的最终工作位置。
- 用于经分区存储系统的动态RAIN-202310391705.X
- L·伯特 - 美光科技公司
- 2023-04-13 - 2023-10-20 - G06F11/10
- 本公开涉及用于经分区存储系统的动态RAIN。本公开的各方面配置系统组件,例如存储器子系统控制器,以动态地生成用于基于区的存储器分配的独立节点冗余阵列RAIN奇偶校验信息。基于给定区或一组区是否满足区完整性准则,生成用于所述给定区或一组区的所述RAIN奇偶校验信息。所述区完整性准则可表示指定大小,使得当给定区达到所述指定大小时,生成用于所述区的所述奇偶校验信息。
- 一种存储访问控制系统、方法、芯片及存储介质-202311175296.6
- 萧启阳;尹法纪;吴志伟 - 上海云豹创芯智能科技有限公司
- 2023-09-13 - 2023-10-20 - G06F11/10
- 本申请公开了一种存储访问控制系统,其至少包括:坏片检测模块、编码选择器、第一ECC编码器及第二ECC编码器、分组器、解码选择器、第一ECC解码器及对第二ECC解码器、字节选择器以及读写控制模块,可以在SDRAM正常和出现坏片时,采用不同的ECC编码器和ECC解码器对读写数据进行处理。相应地,本申请还提供了相应的方法、芯片及存储介质。实施本申请,可以在存在SDRAM坏片时,不影响对存储的读写访问,可以提高数据的安全性,以及降低维护成本。
- 存储器系统和用于存储器系统中的方法-202180094829.0
- 兹维·施耐德;多尔·什莫什;阿萨夫·纳塔逊 - 华为技术有限公司
- 2021-04-26 - 2023-10-20 - G06F11/10
- 提供了存储器系统(100)和用于存储器系统中的方法。存储器系统包括存储器控制器(102、302、402),并可操作地连接到第一存储器层(104、202、304、404)和第二存储器层(106、204、306、406、502)。存储器控制器将包括多个数据块(112a‑112d)的数据存储在第一存储器层中(通过在第一驱动器类型的数据驱动器(108)上对数据进行数据条带化)。存储器控制器确定多个数据条带(112A‑D、206A‑N、310A‑N、410A‑N)的至少一个数据条带的第一奇偶校验(116A、208A),将该第一奇偶校验存储在第一驱动器类型的一个数据驱动器中,确定多个数据条带的至少一个数据条带的多个第二奇偶校验(116B‑C、208B‑C、414B‑C),并将该第二奇偶校验存储在第二存储器层中。
- 带编程指令识别的NORFLASH存储器ECC检纠错方法及系统-202010912592.X
- 陈浩;齐晓铭;张轩朗;赵鹏;丁冬冬;石力 - 中国航空工业集团公司西安飞行自动控制研究所
- 2020-09-02 - 2023-10-20 - G06F11/10
- 本发明属于存储器数据检纠错技术领域,涉及一种带编程指令自动识别的32位NORFLASH存储器ECC数据检纠错实现方法,特别是涉及高安全计算机中程序存储器数据检纠错能力提高的实现方法。本发明,解决高安全计算机系统中NOR型FLASH存储器代码信息或数据的完整性问题;适合高安全计算机数据完整性加固设计。
- 用于写入路径错误的高效数据恢复-201710950725.0
- 蔡宇;张帆;李尚哲 - 爱思开海力士有限公司
- 2017-10-13 - 2023-10-20 - G06F11/10
- 本发明公开了一种为闪速存储器装置提供的系统和方法,以在写入路径错误的情况下改进写入性能并隐藏写入路径错误校正延迟。一些实施例可以提供即时奇偶校验校正,以允许与具有错误的数据块共享相同条带的用户数据在出错的数据被校正之前被编程到闪速存储器中。此外,选择的停止可以允许在写入路径错误校正期间对不同的闪速存储器芯片或平面中的一些独立数据进行编程。
- 用于检测数据的不完整写入的方法、设备和计算机可读介质-201810399068.X
- 康剑斌;高健;董继炳;贾瑞勇;徐鑫磊;李雄成 - 伊姆西IP控股有限责任公司
- 2018-04-28 - 2023-10-20 - G06F11/10
- 本公开的实施例涉及一种用于检测数据的不完整写入的方法、设备和计算机程序产品。该方法包括获得与独立盘冗余阵列(RAID)中的校验盘中的扇区相关联的元数据,其中元数据至少包括顺序标记和部分写入标志,顺序标记随着对扇区所属的条带的写操作而变化,并且部分写入标志指示条带是否被部分写入。该方法还包括基于元数据来确定RAID中是否存在数据的不完整写入,并且方法还包括响应于确定RAID中存在数据的不完整写入而在RAID中重建至少一个盘。本公开的实施例通过在RAID的扇区的元数据中增加顺序标记和部分写入标志,能够更准确地检测数据的不完整写入,由此提高RAID的可靠性。
- 数据写入方法以及存储控制器-201810841759.0
- 颜恒麟;谢宏志;方子维;萧又华 - 深圳大心电子科技有限公司
- 2018-07-27 - 2023-10-20 - G06F11/10
- 本发明提供一种数据写入方法以及存储控制器。所述方法包括从主机系统接收第一写入指令与对应所述第一写入指令的第一数据,其中所述第一写入指令指示将所述第一数据存储至第一逻辑地址;复制所述第一数据至寄存器,回应所述主机系统所述第一写入指令已完成,并且开始执行第一程序化操作以将所述第一数据从所述寄存器程序化至第一物理页面;以及反应于判定所述第一程序化操作失败,根据逻辑转物理地址映射表来从所述寄存器读取所述第一数据,以及强制程序化所述第一数据至第二物理页面。
- 一种通用的Nand Flash比特位反转纠错方法-201911154937.3
- 张鹏;栾晓娜;于俊杰;李杰;马宗峰;赵波 - 山东航天电子技术研究所
- 2019-11-22 - 2023-10-20 - G06F11/10
- 本发明公开一种通用的Nand Flash比特位反转纠错方法,包括以下步骤:(1)根据Nand Flash参数确定RS编码的各个参数;(2)使用确定参数的RS编码器对要写入Nand Flash的数据进行编码,形成有效信息码元与校验码元并将其写入NandFlash的相应存储空间;(3)使用确定参数的RS解码器对Nand Flash中存储的有效信息码元与校验码元进行纠检错。本发明通过扩展RS编码符号比特位,并将扩展的比特位填充固定数,在不影响RS纠错能力的基础上降低了RS编码校验字符冗余数,减少校验字符对Nand Flash存储容量的占用,降低了NAND‑FLASH坏块管理的难度。
- 用于支持代码字格式及结构的方法和设备-201910220639.3
- J·T·帕夫洛夫斯基 - 美光科技公司
- 2019-03-22 - 2023-10-20 - G06F11/10
- 本申请案涉及一种代码字格式及结构。描述了用于代码字格式及结构的方法、系统及装置。一种代码字格式及结构可包含促进用户数据在与存储器媒体相关联的存取操作期间的可靠事务的各种字段。举例来说,位字段可包含涉及使端口管理器对根据所述代码字格式及结构配置的代码字执行的错误控制操作的信息。另外,所述代码字格式及结构可经配置用于所述用户数据在所述存取操作期间的低延时操作及可靠事务。举例来说,所述端口管理器可接收所述代码字的第一部分且与接收所述代码字的额外部分同时解析所述代码字的所述第一部分。
- 控制器的数据防丢方法、装置、行车电脑设备及存储介质-201911266548.X
- 胡清;张业楚 - 深圳南方德尔汽车电子有限公司
- 2019-12-11 - 2023-10-20 - G06F11/10
- 本发明公开了本发明提供了一种控制器的数据防丢方法及其装置、行车电脑设备、存储介质,其将控制器的内存数据分为主数据存储区和备份数据存储区,其中,控制器的内存数据存储写包括以下步骤:判断是否需要写入数据存储数据;若是,则将数据写入主数据存储区;判断是否需要备份数据存储数据;若是,则将数据写入备份数据存储区。与现有技术相比,本发明的实施例提供了一种车窗防夹控制器的数据防丢方法、装置、行车电脑设备及存储介质,该方法将数据存储内分为主数据存储区和备份数据存储区,对每次写入数据存储的数据末尾添加校验码,从而保证数据读取的准确性,在车窗防夹控制策略上,能够准确判断车窗位置和防夹力,保护用户安全。
- 故障内存的监管方法、系统、终端及存储介质-202310904686.6
- 杨震;姚藩益;杨霖 - 苏州浪潮智能科技有限公司
- 2023-07-21 - 2023-10-17 - G06F11/10
- 本发明涉及服务器技术领域,具体提供一种故障内存的监管方法、系统、终端及存储介质,包括:从BMC日志获取内存报错信息,并从所述内存报错信息解析主要代码和次要代码,将所述主要代码和次要代码记为样本值;根据预设的故障类型与主要代码和次要代码的具体参数值的对应关系,采用排除法的方式,基于样本值诊断实际故障类型;根据预设的故障类型的处理方案,为所述实际故障类型匹配对应的处理方案,并将对应的处理方案发送至处理终端。本发明根据服务器BMC的IDL报错日志中的错误码即可快速分析,能够极大提高生产质量、效率以及客户体验,具有重要价值和意义。
- 使用行错误信息的擦除操作-202310186649.6
- S·艾亚普利迪 - 美光科技公司
- 2023-03-01 - 2023-10-17 - G06F11/10
- 本申请涉及使用行错误信息的擦除操作。存储器装置可以包含具有一组行的存储器阵列。在擦除操作期间,所述存储器装置可以读取存储在所述存储器阵列的一行中的数据和错误控制信息,并且检测所述行中的错误数量。所述存储器装置可以在所述擦除操作期间将所述存储器装置的所述行中检测到的所述错误数量存储在存储与所述存储器阵列的所述行相关联的数据的所述存储器阵列的存储器单元中。在一些情况下,所述存储器装置接着可以在所述擦除操作期间基于所述行中检测到的所存储的错误数量来确定所述行与所降低可靠性相关联。这里,所述存储器装置可以重新配置所述存储器阵列以将所述行的所述数据存储在另一行中。
- 用于对时钟选通寄存器信号执行错误检测的方法和电路-202310280192.5
- F·纳扎尔;K·洛维斯 - 想象技术有限公司
- 2023-03-21 - 2023-10-17 - G06F11/10
- 本发明涉及用于对时钟选通寄存器信号执行错误检测的方法和电路。公开了一种用于对时钟选通寄存器信号执行循环冗余校验的错误检测电路和方法。该错误检测电路包括第一寄存器、校验位处理逻辑和错误检测模块。该第一寄存器是时钟选通寄存器,该时钟选通寄存器被配置成响应于时钟使能信号而使用数据信号(x)进行更新。该校验位处理逻辑被配置成响应于控制信号,使用校验位更新第二寄存器,其中该控制信号(b)与该时钟使能信号相同。该错误检测模块被配置成至少基于该第一寄存器的输出和该第二寄存器的输出来计算指示位。
- 用于对时钟选通寄存器信号执行错误检测的方法和电路-202310280321.0
- F·纳扎尔;K·洛维斯 - 想象技术有限公司
- 2023-03-21 - 2023-10-17 - G06F11/10
- 本发明涉及用于对时钟选通寄存器信号执行错误检测的方法和电路。公开了一种用于对时钟选通寄存器信号执行循环冗余校验的错误检测电路和方法。错误检测电路包括第一寄存器、第二寄存器、第三寄存器和错误检测模块。第一寄存器是时钟选通寄存器并且被配置成响应于时钟使能信号而使用数据信号(x)来更新。第二寄存器被配置成基于数据信号(x)用校验位(c)来更新。校验位由校验位计算单元计算。第三寄存器被配置成使用时钟使能信号的当前值(b)来更新。错误检测模块被配置用于至少基于第一寄存器的输出、第二寄存器的输出和第三寄存器的输出来计算指示位I。
- 用于存储器保护数据的方法及设备-202180093577.X
- 妍如·李;迪普蒂·维贾雅拉克希米·西里拉马吉里 - 谷歌有限责任公司
- 2021-02-16 - 2023-10-17 - G06F11/10
- 本公开描述了涉及在计算设备(102)内使用存储器保护数据(124、126)的技术和装置。技术包括分配存储器(122)的区域(208、210、302、304)用于存储应用数据(124)和保护数据(126)。技术还包括创建具有与所分配的区域(208、210、302、304)内的存储器块相对应的位值的位图(130)。一个或多个位值可以指示应用数据(124)和/或保护数据(126)是否存在于存储器块中。技术和装置可以使得能够有效地使用存储器保护,诸如存储器安全性(例如,加密)和存储器安全(例如,纠错码(ECC)使用),同时允许不连续的存储器分配并且无需实质性操作系统修改。
- 数据处理方法、装置、设备、存储介质及程序产品-202310698325.0
- 吕佳奇;秦萌;赵云;霍天翔;宿秀元;王天;张松盛;丁利;赵志敏;侯金川 - 通号城市轨道交通技术有限公司
- 2023-06-13 - 2023-10-13 - G06F11/10
- 本发明提供一种数据处理方法、装置、设备、存储介质及程序产品,涉及数据处理技术领域。包括:第一处理器接收第二处理器发送的第一数据信息,并向所述第二处理器发送第二数据信息,其中,所述第一处理器和第二处理器是处理同一输入数据的处理器;在所述第一数据信息和所述第二数据信息通过一致性验证的情况下,根据所述第一处理器的运行条件信息,生成第一执行指令,向所述第二处理器发送第一执行指令,并接收所述第二处理器发送的第二执行指令;在所述第一执行指令和所述第二执行指令均为允许执行的情况下,根据所述输入数据进行数据处理。
- 一种数据检错能力的校验方法、装置、终端设备及介质-201911197976.1
- 杨贤林 - 深圳云天励飞技术有限公司
- 2019-11-29 - 2023-10-13 - G06F11/10
- 本申请适用于数据校验技术领域,提供了一种数据检错能力的校验方法、装置、终端设备及介质,包括:获取预先配置的流数据的结构信息及所述流数据包括的每帧数据的结构参量信息;基于所述流数据的所述结构信息及每帧所述数据的结构参量信息,生成激励流数据;基于预设的数据错误类型对应的错误配置策略对所述激励流数据进行错误配置,得到用于校验的校验流数据;将所述校验流数据通过总线发送至待校验的片上系统;基于所述片上系统对所述校验流数据的反馈信息,对所述片上系统的数据检错能力进行校验,从而实现了对片上系统处理错误数据的能力的多方面校验,提高了数据校验的准确性。
- 专利分类
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置