[发明专利]1T1R和1R阻变存储器集成结构及其实现方法有效
申请号: | 201310367267.X | 申请日: | 2013-08-21 |
公开(公告)号: | CN103441135B | 公开(公告)日: | 2016-03-16 |
发明(设计)人: | 刘力锋;张伟兵;李悦;韩德栋;王漪;刘晓彦;康晋锋;张兴 | 申请(专利权)人: | 北京大学 |
主分类号: | H01L27/24 | 分类号: | H01L27/24;H01L27/10;G11C13/00 |
代理公司: | 北京路浩知识产权代理有限公司 11002 | 代理人: | 王莹 |
地址: | 100871*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了1T1R和1R阻变存储器集成结构及其实现方法,通过在原有的衬底晶体管的漏极和源极同时分别制作具有MIM结构的阻变存储器结构,最后分别在衬底晶体管的漏极和源极的上方依次形成第一层金属前介质、第一层栓塞、第一层金属、第二层层间介质、第二层栓塞、MIM结构层、第三层层间介质、第三层栓塞、第二层金属和钝化层,实现所述衬底晶体管与阻变存储器的串联。本发明将1T1R结构中的阻变存储器和1R结构中的阻变存储器同时制作,工艺条件完全相同,可以减少光刻次数,减少制作成本,同时将1T1R结构和1R结构集成在一起,还能方便这两种结构中阻变存储器特性的比较,有助于研究电流过冲对器件转变特性的影响。 | ||
搜索关键词: | t1r 存储器 集成 结构 及其 实现 方法 | ||
【主权项】:
1T1R和1R阻变存储器集成结构,其特征在于,所述集成结构包括:衬底晶体管,在所述衬底晶体管的漏极和源极的上方依次形成的第一层金属前介质、第一层栓塞、第一层金属、第二层层间介质、第二层栓塞、MIM结构层、第三层层间介质、第三层栓塞、第二层金属和钝化层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京大学,未经北京大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310367267.X/,转载请声明来源钻瓜专利网。
- 上一篇:一种恒流二极管芯片
- 下一篇:一种高压TVS复合芯片二极管
- 同类专利
- 包括具有共用基极的晶体管的集成电路-201910271363.1
- P·波伊文 - 意法半导体(鲁塞)公司
- 2019-04-04 - 2019-10-18 - H01L27/24
- 本公开的实施例涉及包括具有共用基极的晶体管的集成电路。本公开涉及包括一行或多行晶体管的集成电路和形成晶体管行的方法。在一个实施例中,集成电路包括双极晶体管的行,该双极晶体管的行包括具有多个第一导电区域的第一半导体层、具有第二导电区域的第二半导体层、在第一半导体层和第二半导体层之间的共用基极、和在第一方向上延伸的多个绝缘体壁。第一导电区域通过绝缘体壁彼此分离。集成电路还包括在第二方向上延伸并与该双极晶体管的行中的每个双极晶体管接触的绝缘沟槽。导电层耦合到基极,并且导电层延伸穿过绝缘体壁并且至少部分地延伸到绝缘沟槽中。
- 存储器裸片区域的高效利用-201880011856.5
- C·V·A·劳伦特 - 美光科技公司
- 2018-02-07 - 2019-09-27 - H01L27/24
- 本发明描述支持交叉点存储器架构的裸片区域的高效利用的方法、系统及设备。存储器阵列可包含上覆于衬底的每一部分上的有源存储器单元,所述衬底包含特定类型的支持电路,例如解码器及感测放大器。界限块可定位于存储器块阵列的一侧上,所述界限块可为阵列的部分、具有与所述阵列的其它部分不同的配置。所述界限块可包含用以存取邻近存储器块的存储器单元及上覆于所述界限块上的存储器单元两者的支持组件。列线及列线解码器可被集成为界限块的一部分。例如行线等存取线可在存储器装置的存储器部分的边界处或在边界附近被截断或省略。
- 电子器件及其制造方法-201510030617.2
- 李炯东 - 爱思开海力士有限公司
- 2015-01-21 - 2019-09-24 - H01L27/24
- 一种电子器件包括半导体存储器。所述半导体存储器包括:在第一方向延伸的第一线;在与所述第一方向交叉的第二方向延伸的第二线;绝缘图案,其插设在所述第一线和所述第二线之间且位于所述第一线和所述第二线的第一交点处;以及可变电阻图案,其插设在所述第一线和所述第二线之间且位于所述第一线和所述第二线的第二交点处。中心交点由所述第一线和第二线中的相应中心线限定,并且中心交点对应于坐标(0,0)。第一交点位于第一虚拟线至第n+1虚拟线上,所述第n+1虚拟线具有多边形形状,在其中顶点对应于坐标(‑(k‑n),0)、(k‑n,0)、(0,k‑n)和(0,‑(k‑n)),其中k是自然数且n是在0至k‑1范围内的整数。
- 高集成半导体存储器件及其制造方法-201610989412.1
- 李章旭;金圣哲;崔康植;金锡基 - 爱思开海力士有限公司
- 2012-10-17 - 2019-09-17 - H01L27/24
- 本发明公开了一种半导体存储器件及其制造方法,半导体存储器件包括:半导体衬底;有源区,所述有源区包括多个单位有源区,且被设置在半导体衬底之上以及与半导体衬底间隔开;字线对,所述字线对被形成在单位有源区的顶表面和侧面上;虚设字线,所述虚设字线被设置在单位有源区的接触处,并被形成在单位有源区的顶表面和侧面上;源极区域,所述源极区域被形成在字线对之间的单位有源区中,并与半导体衬底电连接;漏极区域,所述漏极区域被形成在字线对与虚设字线之间的单位有源区中;以及第一储存层,所述第一储存被形成在漏极区域上并与漏极区域电连接。
- 新型电阻式随机存取存储器件、存储单元及其制造方法-201810762749.8
- 王惠姿;汪柏澍;王伟民 - 台湾积体电路制造股份有限公司
- 2018-07-12 - 2019-09-06 - H01L27/24
- 一种存储器单元包括:部分地嵌入到第一介电层中的第一接触部件;加衬里于第一接触部件的阻挡层,其中,阻挡层包括设置在第一接触部件和第一介电层之间的第一部分以及设置在第一介电层之上的第二部分;设置在第一接触部件之上的电阻材料层,电阻材料层通过阻挡层的第二部分连接至第一接触部件;以及嵌入到位于第一介电层之上的第二介电层中的第二接触部件。本发明还提供了新型电阻式随机存取存储器件以及存储单元的制造方法。
- 一种阻型存储器结构-201821912223.5
- 张一平;王子欧;张立军;朱灿焰 - 苏州大学
- 2018-11-20 - 2019-08-23 - H01L27/24
- 本实用新型公开了一种阻型存储器结构,包括MOSFET管、复数个阻型存储单元和复数条对应阻型存储单元的位线;所述MOSFET管的源极连接到源极线,栅极连接到字线,漏极分别连接到各阻型存储单元的一端,各阻型存储单元的另一端连接到其对应的位线。本实用新型能够减小阻型存储器的面积,提高阻型存储器的存储密度。
- 一种基于Ge2Sb2Te5相变材料的可重构显示装置及方法-201910376386.9
- 瑞光浩;丁传传;顾兵;崔一平;詹其文;甘巧强 - 东南大学
- 2019-05-07 - 2019-08-20 - H01L27/24
- 本发明公开了一种基于Ge2Sb2Te5(GST)相变材料的可重构显示装置,该装置由周期性像素单元组成,每个像素单元由纳米铝盘阵列、二氧化硅薄膜、GST层、铝衬底和外部控制电极系统构成。该装置在GST薄膜上制备周期性的纳米铝盘阵列,通过调整纳米铝盘阵列的直径和周期可改变器件的整体反射谱,从而使得每个像素单元显示出不同的颜色。此外,利用外部控制电极系统可对每个像素单元的GST薄膜加温并使其处于晶态和非晶态之间的特定状态,实现对显示颜色的动态可重构调控。与现有的利用相变材料制作的显示装置相比,本发明具有色域广、分辨率高、能耗低、响应速度快和效率高等优势。
- 具有针状接面的相变化记忆装置及其制造方法-201510272543.3
- 吴孝哲;王博文 - 江苏时代全芯存储科技股份有限公司;江苏时代芯存半导体有限公司;英属维京群岛商时代全芯科技有限公司
- 2015-05-25 - 2019-08-06 - H01L27/24
- 本发明涉及具有针状接面的相变化记忆装置及其制造方法。该装置包含存取电路的基板和设置在该基板上的至少一个记忆单元,其中该记忆单元包含与该存取电路电连接并设置于第一介电层中的底电极,设置于该底电极与该第一介电层以及该存取电路之间的第一屏障层,延伸自该底电极并具有突出于该第一介电层、设置于第二介电层中的突出部的加热器,其中该突出部的截面积由下往上逐渐缩小,且该突出部的顶面露出于该第二介电层。所述方法利用牺牲层限定导电材料的突出高度,通过蚀刻技术细化突出的导电材料以形成针状的加热器,进而缩小加热器与相变化材料间的接面。本发明能够以较小的电流改变小范围相变化材料的结晶态,因此可降低功耗和避免产生空洞。
- 一种浮栅忆阻器-201710177991.4
- 黄安平;张新江;胡琪 - 北京航空航天大学
- 2017-03-23 - 2019-08-06 - H01L27/24
- 本发明涉及一种浮栅忆阻器,其基本结构依次包括前电极,前介质层,前浮栅层,纳米电池阳极,纳米电池电解质,纳米电池阴极,后浮栅层,后介质层,后电极;其中前电极、前介质层、前浮栅层和纳米电池阳极模拟了突触前膜,利用电子隧穿和场效应将电子信号转化为离子信号,纳米电池电解质作为离子通道模拟了突触间隙,纳米电池阴极、后浮栅、后介质层和后电极模拟了突触后膜,将离子信号转化为电子信号。本发明所述的浮栅忆阻器读写稳定,可控性好,且其结构简单,兼容CMOS,易于集成,可大规模生产和商业化,可促进神经形态计算和类脑计算发展。
- 三维纵向电编程存储器-201810072214.8
- 张国飙 - 杭州海存信息技术有限公司
- 2018-01-25 - 2019-08-02 - H01L27/24
- 本发明提出一种三维纵向电编程存储器(3D‑EPMV)。它含有多层堆叠的水平地址线,多个穿透水平地址线的存储井,一层覆盖存储井边墙、厚度小于100nm的薄存储膜(包括编程膜和二极管膜),多条形成在存储井中的竖直地址线。由于薄存储膜具有较大反向漏电流,为了避免读错误或高能耗,存储阵列中存储元所受的最大反向偏置电压的值远小于最小正向偏置电压。
- 三维纵向电编程存储器-201810056756.6
- 张国飙 - 成都海存艾匹科技有限公司
- 2018-01-21 - 2019-07-30 - H01L27/24
- 本发明提出一种三维纵向电编程存储器(3D‑EPMV)。它含有多层堆叠的水平地址线,多个穿透水平地址线的存储井,一层覆盖存储井边墙、厚度小于100nm的薄存储膜(包括编程膜和二极管膜),多条形成在存储井中的竖直地址线。由于薄存储膜具有较大反向漏电流,为了避免读错误或高能耗,存储阵列中存储元所受的最大反向偏置电压远小于读电压。
- 含有自建半导体二极管的三维纵向多次编程存储器-201810045340.4
- 张国飙 - 杭州海存信息技术有限公司
- 2018-01-17 - 2019-07-23 - H01L27/24
- 本发明提出一种含有自建半导体二极管的三维纵向多次编程存储器(3D‑MTPV)。它含有多个相互垂直堆叠的水平地址线,多个穿透水平地址线的存储井,一层覆盖存储井边墙的编程膜,多条形成在存储井中的竖直地址线。存储井中不含单独的二极管膜。水平地址线和竖直地址线含有不同掺杂类型的半导体材料,二极管在它们交叉处自然形成。
- 含有多层编程膜的三维纵向多次编程存储器-201810045348.0
- 张国飙 - 厦门海存艾匹科技有限公司
- 2018-01-17 - 2019-07-23 - H01L27/24
- 本发明提出一种含有多层编程膜的三维纵向多次编程存储器(3D‑MTPV)。它含有多个相互垂直堆叠的水平地址线,多个穿透水平地址线的存储井,一层覆盖存储井边墙的编程膜,多条形成在存储井中的竖直地址线。编程膜含有多层次膜,这些次膜含有不同的编程材料。
- 地址线含有不同金属材料的三维纵向多次编程存储器-201810045965.0
- 张国飙 - 成都海存艾匹科技有限公司
- 2018-01-17 - 2019-07-23 - H01L27/24
- 本发明提出一种地址线含有不同金属材料的三维纵向多次编程存储器(3D‑MTPV)。它含有多个相互垂直堆叠的水平地址线,多个穿透水平地址线的存储井,一层覆盖存储井边墙的编程膜,多条形成在存储井中的竖直地址线。水平地址线和竖直地址线含有不同金属材料。
- 地址线含有不同金属材料的三维纵向多次编程存储器-201810024265.3
- 张国飙 - 厦门海存艾匹科技有限公司
- 2018-01-10 - 2019-07-16 - H01L27/24
- 本发明提出一种地址线含有不同金属材料的三维纵向多次编程存储器(3D‑MTPV)。它含有多个相互垂直堆叠的水平地址线,多个穿透水平地址线的存储井,一层覆盖存储井边墙的编程膜,多条形成在存储井中的竖直地址线。水平地址线和竖直地址线含有不同金属材料。
- 含有自建肖特基二极管的三维纵向多次编程存储器-201810024376.4
- 张国飙 - 杭州海存信息技术有限公司
- 2018-01-10 - 2019-07-16 - H01L27/24
- 本发明提出一种含有自建肖特基二极管的三维纵向多次编程存储器(3D‑MTPV)。它含有多个相互垂直堆叠的水平地址线,多个穿透水平地址线的存储井,一层覆盖存储井边墙的编程膜,多条形成在存储井中的竖直地址线。水平地址线和竖直地址线之间自然形成一肖特基二极管,即自建肖特基二极管。
- 含有多层编程膜的三维纵向多次编程存储器-201810024500.7
- 张国飙 - 成都海存艾匹科技有限公司
- 2018-01-10 - 2019-07-16 - H01L27/24
- 本发明提出一种含有多层编程膜的三维纵向多次编程存储器(3D‑MTPV)。它含有多个相互垂直堆叠的水平地址线,多个穿透水平地址线的存储井,一层覆盖存储井边墙的编程膜,多条形成在存储井中的竖直地址线。编程膜含有多层次膜,这些次膜含有不同的编程材料。
- 一种集成传统CMOS电路的阻变存储器及其制备方法-201811492146.7
- 蔡一茂;凌尧天;王宗巍;方亦陈;肖韩;黄如 - 北京大学
- 2018-12-07 - 2019-07-09 - H01L27/24
- 本发明提出一种集成传统CMOS电路的阻变存储器及其制备方法,基于传统CMOS工艺实现金氧半场效晶体管和阻变存储器串联单元与逻辑引出孔结构,通过专门设计的工艺流程在不影响CMOS电路性能和可靠性的前提下,在片上集成性能良好、稳定的阻变存储器,这一结构解决了阻变存储器阵列与传统CMOS电路集成的问题,并可有效解决置位过冲电压和泄露电流的问题。
- 电阻式随机存取存储器及其制造方法-201510081118.6
- 陈启明;林胜结 - 力晶科技股份有限公司
- 2015-02-15 - 2019-07-09 - H01L27/24
- 本发明公开一种电阻式随机存取存储器及其制造方法,该电阻式随机存取存储器包括电阻式随机存取存储单元串。电阻式随机存取存储单元串包括基底、第一导电型导体层与多个堆叠结构。第一导电型导体层设置于基底上。堆叠结构分离设置于第一导电型导体层上。各个堆叠结构包括第二导电型沉积层、电阻式随机存取存储单元与第一导线。第二导电型沉积层设置于第一导电型导体层上。电阻式随机存取存储单元设置于第二导电型沉积层上。第一导线设置于电阻式随机存取存储单元上。
- 一种基于场效应管结构的阻变存储器及制备方法-201510169212.7
- 艾易龙;程抱昌 - 南昌大学
- 2015-04-13 - 2019-06-18 - H01L27/24
- 一种基于场效应管结构的阻变存储器,包括源级、一维硒化镉/碳杂化纳米材料、漏极、二氧化硅氧化层、P型硅片、栅极、封装层;在二氧化硅氧化层中间水平放置单根一维硒化镉/碳杂化纳米材料;在一维硒化镉/碳杂化纳米材料两端以及P型硅底面中心点上银浆,分别作为场效应管的源级、漏极和栅极,在洁净的大气环境中放置3‑5小时;将封装材料贴覆在一维硒化镉/碳杂化纳米材料及二氧化硅氧化层上,之后在P型硅底面贴覆一层封装材料,150℃真空烘箱保温24小时。本发明制备工艺简单,利用场效应管电流放大作用,不仅有效提高了高低阻态比值,提高了存储器准确性,而且可以通过改变栅极电压极性来恢复初始状态,实现可调制的阻变存储器。
- 半导体装置及其制造方法-201410205486.2
- 庄子光治;藤原一郎 - 索尼公司
- 2014-05-15 - 2019-06-07 - H01L27/24
- 本发明提供了一种可以提高电阻变化元件的特性的半导体装置及其制造方法,所述半导体装置包括:在第一基板的正面侧具有选择晶体管的第一部件;以及具有电阻变化元件和与所述电阻变化元件接触的连接层的第二部件,所述连接层与第一部件的背面接合。
- 电子器件及其制造方法-201410602273.3
- 高永锡 - 爱思开海力士有限公司
- 2014-10-31 - 2019-05-17 - H01L27/24
- 一种包括半导体存储单元的电子器件,所述半导体存储单元包括单元结构,所述单元结构具有共享一个选择器的两个存储器单元,其中所述单元结构包括被对称地设置在选择器的两侧上的第一电极、可变电阻图案和第二电极。
- 非易失性存储器件-201410330676.7
- 赵光熙 - 爱思开海力士有限公司
- 2014-07-11 - 2019-05-10 - H01L27/24
- 一种非易失性存储器件包括多个第一电极线,多个第一电极线包括具有凸顶表面的上部。多个第二电极线被设置在多个第一电极线之上以与多个第一电极线交叉,以及多个存储器图案被设置在多个第一电极线和多个第二电极线之间。
- 一种基于绝缘体上硅工艺的相变存储器结构-201811647415.2
- 景蔚亮;陈邦明 - 上海新储集成电路有限公司
- 2018-12-29 - 2019-05-07 - H01L27/24
- 本发提供一种基于绝缘体上硅工艺的相变存储器结构,属于半导体技术领域,包括:绝缘体层;沉积衬底;阱区;多个存储器单元,形成在n型阱区上并构成存储器单元阵列,位于同一行的多个存储器单元之间由浅沟槽隔离,位于相邻两行的多个存储器单元之间由深沟槽隔离;存储器单元由位于上方的存储部分和位于下方的选通部分构成,选通部分包括由上至下依次连接的顶部电极、覆盖层、相变材料、电热电极以及接触孔,存储部分为PN结结构;多个字线,连接同一行的存储器单元;多个位线,连接同一列的存储器单元。本发明的有益效果:减少基于绝缘体上硅工艺的相变存储器结构工艺步骤和复杂度。
- 电容器阵列及半导体器件-201821602797.2
- 吴双双 - 长鑫存储技术有限公司
- 2018-09-29 - 2019-05-03 - H01L27/24
- 本实用新型提供了一种电容器阵列及半导体器件,在基底器件区上形成下电极、支撑层及上电极后,通过在上电极上形成一氧化层,以在器件区边缘形成一平坦的电容阵列边界,并在电容阵列边界增加保护层,有效规避了后续沉积填充材料时由于电容阵列边界不平整而形成裂缝进而造成的短路问题,提高电容器件的可靠性。
- 半导体结构及其制作方法-201710998624.0
- 杨玉如;刘志建;谢朝景;周孝邦 - 联华电子股份有限公司
- 2017-10-20 - 2019-04-30 - H01L27/24
- 本发明公开一种半导体结构及其制作方法,该半导体结构包含有一鳍状晶体管,位于一基底上,该鳍状晶体管包含有一栅极结构跨越于一鳍状结构上,以及至少一源/漏极区,以及一电阻式随机存取存储器(RRAM),包含一下电极、一电阻转换层与一上电极依序位于该源/漏极区上并电连接于该鳍状晶体管。
- 非易失性存储器件-201811240519.1
- 宋时虎;朴日穆;李广宇;权世甲 - 三星电子株式会社
- 2018-10-23 - 2019-04-30 - H01L27/24
- 一种非易失性存储器件,包括:衬底、所述衬底上的第一电极、所述衬底上的第二电极、所述第一电极与所述第二电极之间的选择元件层、以及接触所述第一电极和所述第二电极中的任何一个电极的存储层。所述第一电极在第一方向上具有第一宽度。所述第二电极在垂直于所述第一方向的第二方向上与所述第一电极间隔开。所述第二电极在所述第一方向上具有第二宽度。所述选择元件层包括接触所述第一电极的第一掺杂层。所述第一掺杂层包括第一浓度的杂质。所述选择元件层包括接触所述第二电极的第二掺杂层。所述第二掺杂层包括低于所述第一浓度的第二浓度的所述杂质。
- 改进电阻式随机存取存储器(RRAM)的保持性能的高k方案-201510148819.7
- 金海光;林杏莲;梁晋玮;蔡正原;蔡嘉雄 - 台湾积体电路制造股份有限公司
- 2015-03-31 - 2019-04-23 - H01L27/24
- 本发明提供了电阻式随机存取存储器(RRAM)单元的集成电路或半导体结构。RRAM单元包括底电极和布置在底电极上方的具有可变电阻的数据存储区。此外,RRAM单元还包括布置在数据存储区上方的扩散阻挡层、布置在扩散阻挡层上方的离子库区以及布置在离子库区上方的顶电极。本发明也提供了用于制造RRAM单元的集成电路或半导体结构的方法。本发明还涉及改进电阻式随机存取存储器(RRAM)的保持性能的高k方案。
- 柱状电容器阵列结构-201820732886.2
- 徐政业 - 长鑫存储技术有限公司
- 2018-05-17 - 2019-04-16 - H01L27/24
- 本实用新型提供一种柱状电容器阵列结构,包括:半导体衬底,包括若干个接触焊盘;填孔下电极,结合于接触焊盘上,填孔下电极的侧壁呈波纹状或锯齿状;平面式支架支撑层,覆盖各填孔下电极的上表面;电容介质层,形成于填孔下电极的侧壁及填孔下电极周围的半导体衬底上;上电极层,形成于电容介质层表面;上电极填充体,填充于相邻上电极层之间的间隙并与上电极层电连接。本实用新型可以将电容尺寸进一步缩小,相邻电容之间具有较大剩余空间,形成侧壁呈波纹状或锯齿状的柱状下电极,可以增加电容的表面积,提高电容能力,适应尺寸微缩,形成平面式支架支撑层,可以制备需要厚度的支撑层,具有高宽比优势,提高支撑强度,简化制备工艺及器件结构。
- 记忆体结构及形成记忆体结构的方法-201410549666.2
- 刘柏村;范扬顺;陈钧罄 - 财团法人交大思源基金会
- 2014-10-16 - 2019-04-12 - H01L27/24
- 本发明揭露一种记忆体结构及形成记忆体结构的方法。记忆体结构包含一控制单元以及一记忆单元,记忆单元电性连接至控制单元。控制单元包含一源极与一漏极;一主动层,接触源极的一部分及漏极的一部分;一栅极层;以及一栅极绝缘层,位于主动层与栅极层之间。记忆单元包含一底电极层;一顶电极层;以及一电阻切换层,电阻切换层位于底电极层以及顶电极层之间,其中电阻切换层与主动层的材质为氧化铝锌锡。本发明的功效在于,本发明主动层与电阻切换层的材质均为氧化铝锌锡,能在低温下制备并达到系统整合与减少成本等目的。
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的