[发明专利]具有近表面沟槽的平面多层陶瓷构件无效
| 申请号: | 99117990.0 | 申请日: | 1999-08-20 |
| 公开(公告)号: | CN1150604C | 公开(公告)日: | 2004-05-19 |
| 发明(设计)人: | C·C·查奥;D·J·米勒;H·A·范德普拉斯 | 申请(专利权)人: | 惠普公司 |
| 主分类号: | H01L21/48 | 分类号: | H01L21/48;H01L21/50;B32B18/00 |
| 代理公司: | 中国专利代理(香港)有限公司 | 代理人: | 曾祥凌;林长安 |
| 地址: | 美国加利*** | 国省代码: | 美国;US |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | 一种多层陶瓷构件(10B),其具有加工和烧制的上和下生坯陶瓷层(16B、18B)。中间生坯陶瓷层(66)经过机加工,在加工区域上布置有导体(52、54、56),并经过层压和烧制以形成一封闭层(66)。各层(16B、66、18B)中彼此相互接触的区域都涂有一种粘结剂(70)。将各层(16B、66、18B)对准并粘结以构成具有与顶层(16B)和底层(18B)相邻的任意形状的内通道(32、34、36、37)的一个构件(10B),所述顶层和底层不易产生不利的非平面性。 | ||
| 搜索关键词: | 具有 表面 沟槽 平面 多层 陶瓷 构件 | ||
【主权项】:
1、一种陶瓷构件(10B),其由多个烧制的生坯陶瓷层(16B,66)构成,并具有形成在其中的通道(34),所述陶瓷构件包括限定所述通道(34)顶部的顶层(16B)和限定所述通道(34)其余部分的封闭层(66),所述构件包括:所述顶层(16B),其由在组装前在无应力平面位置烧制的生坯陶瓷制成;所述封闭层(66),其由在组装前在无应力平面位置烧制的生坯陶瓷制成;和一种粘结剂(70),其施用在所述烧制的顶层(16B)和所述烧制的封闭层(66)的接触区域上,在所述组装过程中所述粘结剂(70)将所述烧制的顶层(16B)和所述烧制的封闭层(66)的所述接触区域粘结在一起,从而所述陶瓷构件(10B)的所述顶层(16B)在所述组装过程中和之后都是平整的;其中,所述通道(34)具有预定宽度;和所述顶层(16B)具有小于所述通道(34)的所述预定宽度的厚度。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于惠普公司,未经惠普公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/99117990.0/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





