[发明专利]半导体存储器件及其制造方法无效

专利信息
申请号: 99107230.8 申请日: 1999-05-13
公开(公告)号: CN1149679C 公开(公告)日: 2004-05-12
发明(设计)人: 日高宪一;筑地优 申请(专利权)人: 恩益禧电子股份有限公司
主分类号: H01L27/105 分类号: H01L27/105;H01L27/115;H01L21/8239;H01L21/8247
代理公司: 中原信达知识产权代理有限责任公司 代理人: 穆德骏;余朦
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 在如闪速存储器件的半导体存储器件中,在由掩埋扩散层形成的导体或布线上形成如氮化钛等具有高耐熔性的金属或金属化合物的导体层以减小其电阻。在本发明中,这种导体层是用少量工艺步骤形成的而没有用光刻工艺。在用每个浮置栅和虚拟栅作掩模,离子注入形成用于源区和漏区的掩埋扩散层之后,在整个衬底表面上淀积氮化钛。然后制造在浮置栅和虚拟栅之间留下的氮化钛层上的氧化膜层。随后使用该留下的氧化膜层作掩模,去掉浮置栅上和虚拟栅上的氮化钛层。
搜索关键词: 半导体 存储 器件 及其 制造 方法
【主权项】:
1.半导体存储器件,包括:半导体衬底;形成在所述半导体衬底中的元件隔离区;所述元件隔离区之间的有源区;掩埋扩散层,其每个构成至少漏区或源区;浮置栅,其每个通过绝缘膜形成在所述漏区和所述源区之间的沟道区上;形成在所述浮置栅的侧表面上并由绝缘材料构成的侧壁间隔层;形成在所述掩埋扩散层和所述侧壁间隔层上并包括高耐熔金属或金属化合物的第一层,其中所述第一层的顶部的高度比所述浮置栅的上表面的高度低;形成在所述第一层上并由不同于所述第一层的材料构成的第二层;形成在所述第二层上并包括绝缘材料的第三层;形成在所述浮置栅和所述第三层上并包括绝缘材料的第四层;和形成在所述第四层上的控制栅。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于恩益禧电子股份有限公司,未经恩益禧电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/99107230.8/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top