[发明专利]半导体集成电路装置的制造方法无效
| 申请号： | 99103297.7 | 申请日： | 1999-03-31 |
| 公开（公告）号： | CN1136610C | 公开（公告）日： | 2004-01-28 |
| 发明（设计）人： | 内田哲弥 | 申请（专利权）人： | 恩益禧电子股份有限公司 |
| 主分类号： | H01L21/74 | 分类号： | H01L21/74;H01L21/8234;H01L21/8238;H01L27/04 |
| 代理公司： | 中科专利商标代理有限责任公司 | 代理人： | 黄永奎 |
| 地址： | 日本神*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供一种在一次PR中完成为形成三沟道的埋入扩散层离子注入和为在一个芯片内形成两种不同膜厚的栅极氧化膜的氧化膜蚀刻的制造方法，可以降低成本，并使电路高速化。在形成栅极的区域在硅氧化膜上在给定宽度内形成抗蚀剂掩模，隔着上述抗蚀剂掩模以给定的注入能量进行离子注入，形成埋入N型层，在给定范围内的抗蚀剂掩模的正下方也形成埋入N型层。抗蚀剂掩模作为掩模，蚀刻除去氧化膜，并在其上形成栅极氧化膜。 | ||
| 搜索关键词： | 半导体 集成电路 装置 制造 方法 | ||
【主权项】：
1.一种半导体集成电路装置的制造方法，其特征是在第一导电型基板中形成第二导电型埋入层的区域中的要加厚有源元件的栅极氧化膜的膜厚的形成栅极的区域上，在给定宽度内形成抗蚀剂掩模，所述抗蚀剂掩模的给定宽度设定为在隔着抗蚀剂掩模以给定的注入能量进行离子注入来形成所述埋入型层时，能在所述给定宽度内的抗蚀剂掩模的正下方也不会中断形成所述埋入层的宽度。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于恩益禧电子股份有限公司，未经恩益禧电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/99103297.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
