[发明专利]锁存电路无效
| 申请号: | 98802099.8 | 申请日: | 1998-01-27 |
| 公开(公告)号: | CN1120574C | 公开(公告)日: | 2003-09-03 |
| 发明(设计)人: | J·R·耶森 | 申请(专利权)人: | 艾利森电话股份有限公司 |
| 主分类号: | H03K19/20 | 分类号: | H03K19/20;H03K3/00 |
| 代理公司: | 中国专利代理(香港)有限公司 | 代理人: | 程天正,李亚非 |
| 地址: | 瑞典斯德*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | 描述了适合于用于差分模式的低电压锁存电路,用2.5V供电电压和200mV-300mV的摆动幅度。使用了两个反相器,每个具有同相和反相输入端,以及同相和反相输出端。同相输出端被连接到或门(OR)结构的输入端,以及反相输出端被连接到另一个或门结构的输入端。一个反相器的输入端构成锁存器的输入端。另一个反相器的输入端被连接到或门结构的输出端,并构成锁存器的输出端。这些反相器的供电电压被改变,以使得在任何给定时间,只有一个反相器具有适当的供电电压。这个反相器然后控制锁存器的输出。这样,达到了锁存功能。 | ||
| 搜索关键词: | 电路 | ||
【主权项】:
1.锁存电路,包括两个输入端,其中之一是反相的,和至少一个输出端,其特征在于,它包括第一(11;31)和第二(11′;31′)反相装置,每个反相装置包括第一和第二输入端(12,12′,13,13′;32,32′,33,33′),一个输入端是同相的,另一个是反相的,第一和第二输出端(14,14′,15,15′;34,34′,35,35′),一个输出端是反相的,另一个是同相的,以及第一和第二电压端(16,16′,17,17′;36,36′,37,37′),以及-每个反相装置(11,11′;31,31′)的一个输出端(14,14′;34,34′)分别被连接到第一逻辑门结构(20;47和49)的第一和第二输入端;-每个反相装置(11,11′;31,31′)的另一个输出端(15,15′;35,35′)分别被连接到第二逻辑门结构(21;51和53)的第一和第二输入端;-第一或门结构(20,47,和49)的输出端被连接到第二反相装置(11′)的一个输入端(12′);-第二或门结构(21,51,和53)的输出端被连接到第二反相装置(11′)的另一个输入端(13′);-反相装置的电压电源被调整来提供一种电压,该电压这样地随时间变化,以使得当第一个反相装置上的电压是高电平时,另一个反相装置上的电压是低电平,反之亦然;-至少该逻辑门结构(20或21;47和49或51和53)之一的输出是锁存电路的输出(23或25;71或73)。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于艾利森电话股份有限公司,未经艾利森电话股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/98802099.8/,转载请声明来源钻瓜专利网。
- 上一篇:连续称重计
- 下一篇:碳纤维线圈的制造方法及制造装置





