[发明专利]一种对数计数率电路无效
| 申请号： | 98124748.2 | 申请日： | 1998-11-16 |
| 公开（公告）号： | CN1254126A | 公开（公告）日： | 2000-05-24 |
| 发明（设计）人： | 朱光武;梁金宝;王世金;翟应应;张微;孙越强;李宏;黄红锦;吴洪钟;肖锡东;张骅忠;尹秋岩 | 申请（专利权）人： | 中国科学院空间科学与应用研究中心 |
| 主分类号： | G06F7/00 | 分类号： | G06F7/00 |
| 代理公司： | 中科专利商标代理有限责任公司 | 代理人： | 汤保平 |
| 地址： | 10008*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种对数计数率电路,其中包括二进制计数器、译码器、只读存储器、八位锁存器、D触发器以及或门和与门所组成,其中所述的二进制计数器的各输出端分别与译码器的各输入端相连接,译码器的各输出端分别与只读存储器的各输入端相连接,只读存储器的各输出端分别于八位锁存器的各输出端相连接,八位锁存器的LE端接至一D触发器的CP端,D触发器的O端和R端相连接,在二进制计数器的CR端接有一或门。 | ||
| 搜索关键词： | 一种 对数 计数 电路 | ||
【主权项】：
1、一种对数计数率电路，其中包括：二进制计数器、译码器、只读存储器、八位锁存器、D触发器以及或门和与门所组成，其特征在于，其中所述的二进制计数器的各输出端分别与译码器的各输入端相连接，译码器的各输出端分别与只读存储器的各输入端相连接，只读存储器的各输出端分别于八位锁存器的各输出端相连接，八位锁存器的LE端接至一D触发器的CP端，D触发器的O端和R端相连接，在二进制计数器的CR端接有一或门，LE端和只读存储器间串接有一非门。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院空间科学与应用研究中心，未经中国科学院空间科学与应用研究中心许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/98124748.2/，转载请声明来源钻瓜专利网。
