[发明专利]结合薄膜和体硅晶体管的合并逻辑和存储器及其制造方法

摘要

本发明描述了利用两种半导体层即薄膜层和体硅层形成高密度、高速合并逻辑和存储器IC芯片。存储单元利用三维(3D)SRAM结构。公开了两种3D逻辑单元。3D形式的差分级联电压开关(DCVS)结构和3D形式的具有旁路门的DCVS(DCVSPG)。描述一种高密度“芯片上系统”结构。通过在TF硅层上设置大PMOS晶体管，在体硅层设置快速NMOS晶体管，从而实现高密度。还记载了一种在IC芯片上同时制造逻辑和存储电路的单一工艺程序。

主权项

1.一种结合薄膜和体硅晶体管的合并逻辑和存储器，其特征在于包括多个制作于单个集成电路芯片上的两个不同半导体中的晶体管，所述不同半导体层包括体硅层和薄膜硅层，每个所述晶体管都只在一个所述半导体层中，连接所述晶体管在集成电路芯片的所选区域形成逻辑电路并且在集成电路芯片的其余区域形成存储单元。