[发明专利]半导体器件及其制造方法

摘要

公开一种能抑制源/漏区的n-p结部分的泄漏电流的半导体装置及其制造方法。在源/漏区形成沟，形成沟时将源/漏区的主表面除去，与沟形成前相比，能使源/漏区的表面积增大，所以能减小集中在分离氧化膜的端部附近的源/漏区或半导体衬底上的每单位面积上的应力，抑制微小缺陷的发生。其结果，能抑制由因应力造成的微小缺陷引起的泄漏电流，延长刷新间歇时间，即能提高刷新特性。

主权项

1.一种半导体装置，其特征在于备有：半导体衬底；在上述半导体衬底的主表面的分离区形成的分离氧化膜；在被上述半导体衬底的主表面的上述分离区包围着的有源区上形成的一对源/漏区；在上述源/漏区形成的沟；在上述半导体衬底的有源区的主表面上通过绝缘膜形成的栅极；覆盖着上述分离氧化膜及上述源/漏区、以及上述沟及上述栅极形成的层间绝缘膜；经过设在上述层间绝缘膜上的开口部到达上述沟的布线层；以及通过上述布线层连接在上述源/漏区的某一方上的电容器；其中沟形成得比源/漏区深，布线层由将能隙比硅大的物质填充到上述沟中形成的第一布线层、以及与该第一布线层连接的第二布线层构成。