[发明专利]数字式模拟信号/数字信号的转换电路有效
| 申请号： | 98118628.9 | 申请日： | 1998-08-20 |
| 公开（公告）号： | CN1106079C | 公开（公告）日： | 2003-04-16 |
| 发明（设计）人： | 陈建州 | 申请（专利权）人： | 瑞轩科技股份有限公司 |
| 主分类号： | H03M1/12 | 分类号： | H03M1/12 |
| 代理公司： | 永新专利商标代理有限公司 | 代理人： | 徐娴 |
| 地址： | 中国*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种数字式模拟信号/数字信号的转换电路，包括一时序信号产生器、三个模拟/数字转换器、一数字减法器、一CPU及一相位调整器；时序信号合成器分别与三个模拟/数字转换器连接；其中二个模拟/数字转换器分别与数字减法器连接；CPU分别与时序信号合成器、数字减法器及相位调整器连接；第三模拟/数字转换器接受数字式模拟信号，并同时接受时序信号合成器输出的经过一级缓冲器延迟的时序信号，输出数字信号。 | ||
| 搜索关键词： | 数字式 模拟 信号 数字信号 转换 电路 | ||
【主权项】：
1、一种数字式模拟信号/数字信号的转换电路，包括：时序信号合成器，接受一同步信号与一频率指示信号，输出一时序信号CLK1；第一模拟/数字转换器，接受数字式模拟信号与时序信号合成器输出的时序信号CLK1，根据时序信号CLK1的取样点而将数字式模拟信号转换成一第一数字信号；第二模拟/数字转换器，接受数字式模拟信号与时序信号合成器的输出并经过两级缓冲器延迟的时序信号CLK2，根据延迟时序信号的取样点，将数字式模拟信号转换成一第二数字信号；数字减法器，接受第一与第二数字信号，将两者相减的差值ERR输出；CPU，接受数字减法器的输出信号ERR，输出频率指示信号送至时序信号合成器，并输出一相位指示信号；相位调整器，接受一水平同步信号与来自CPU的相位指示信号，调整水平同步信号的相位，经过调整相位的水平同步信号送至时序信号合成器，作为其同步信号；第三模拟/数字转换器，接受数字式模拟信号与时序信号合成器输出并经过一级缓冲器延迟的时序信号CLK，输出一数字信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于瑞轩科技股份有限公司，未经瑞轩科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/98118628.9/，转载请声明来源钻瓜专利网。
- 上一篇：湿式电摄影打印机的显影剂供给装置
- 下一篇：无毒可降解包装薄膜
