[发明专利]用于在集成电路制造中形成亚基本图线尺寸图形的方法有效
| 申请号： | 98115620.7 | 申请日： | 1998-06-30 |
| 公开（公告）号： | CN1121718C | 公开（公告）日： | 2003-09-17 |
| 发明（设计）人： | 罗伯特·普莱斯尔 | 申请（专利权）人： | 西门子公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768;H01L21/76;H01L21/302;H01L21/82 |
| 代理公司： | 北京市柳沈律师事务所 | 代理人： | 陶凤波 |
| 地址： | 联邦德国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种用于在集成电路的制造中形成亚基本图线尺寸图形的方法，包括：提供一个其上沉积了介电层的基底；在该介电层上形成一个开口；在该基底之上沉积一个绝缘层，填充上述开口并覆盖所述介电层；以及化学机械抛光所述绝缘层，以暴露出所述介电层并在所述开口内形成一个绝缘柱，其中，基底被过度抛光，以除去在所述绝缘柱和所述介电层的界面处的介电层部分，通过除去该部分形成的沟槽构成亚基本图线尺寸图形。 | ||
| 搜索关键词： | 用于 集成电路 制造 形成 基本 尺寸 图形 方法 | ||
【主权项】：
1.一种用于在集成电路的制造中形成亚基本图线尺寸图形的方法，包括：提供一个其上沉积了介电层的基底；在该介电层上形成一个开口；在该基底之上沉积一个绝缘层，填充上述开口并覆盖所述介电层；以及化学机械抛光所述绝缘层，以暴露出所述介电层并在所述开口内形成一个绝缘柱，其中，基底被过度抛光，以除去在所述绝缘柱和所述介电层的界面处的介电层部分，通过除去该部分形成的沟槽构成亚基本图线尺寸图形。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西门子公司，未经西门子公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/98115620.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
