[发明专利]半导体器件无效
| 申请号： | 98105833.7 | 申请日： | 1998-03-20 |
| 公开（公告）号： | CN1136611C | 公开（公告）日： | 2004-01-28 |
| 发明（设计）人： | 清水隆之 | 申请（专利权）人： | 冲电气工业株式会社 |
| 主分类号： | H01L23/58 | 分类号： | H01L23/58;H01L29/73 |
| 代理公司： | 上海专利商标事务所 | 代理人： | 张政权 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供了设有平面双极型晶体管和内置组件的半导体器件，该双极型晶体管还设有导电率与半导体衬底的导电率相反的掺杂区，在靠近双极型晶体管的位置处沿半导体衬底的上表面产生掺杂区，双极型晶体管的发射极连接掺杂区和固定电势(VEE)或地电势，从而潜在的寄生电容器不会减低包括该晶体管的电路的操作速度，否则潜在的寄生电容器会伴随着内置组件(用以保护晶体管免受诸如静电浪涌电压之类的外部峰值电压干扰)。 | ||
| 搜索关键词： | 半导体器件 | ||
【主权项】：
1.一种半导体器件，其特征在于包括：p型掺杂的半导体衬底，以及沿所述半导体衬底的上表面产生的NPN平面双极型晶体管，还包括在靠近所述双极型晶体管的位置处，沿所述半导体衬底的上表面在所述半导体衬底中产生的n型掺杂区，其中所述双极型晶体管的发射极连接所述n型掺杂区和固定电势或地电势，从而把加到所述双极型晶体管集电极的外部浪涌电压驱赶到地，结果保护所述双极型晶体管免受所述外部浪涌电压的干扰。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于冲电气工业株式会社，未经冲电气工业株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/98105833.7/，转载请声明来源钻瓜专利网。
- 上一篇：半导体集成电路装置的制造方法
- 下一篇：半导体电路及半导体器件
