[发明专利]大规模集成电路及其连接总线和控制方法

摘要

集成有协处理器的包式DRAM中的存储部分和协处理器部分分别具有唯一的存储设备ID和协处理器ID。集成有协处理器的包式DRAM通过外部I/O端与单总线主控器型存储器/协处理器总线连接。总线主控器将请求包传输到存储器/协处理器总线，每个接收请求包的集成有协处理器的包式DRAM根据存储于集成有协处理器的包式DRAM中的存储器ID和协处理器ID验证请求包中的设备ID字段。

主权项

1.一种集成有协处理器的包式存储器大规模集成电路，通过具有需要数量的信号端的外部I/O端与包式存储器/协处理器总线连接，包括存储部分、控制部分、接口区，其特征在于还包括需要数量的协处理器部分，其中，所述存储部分包括存储核心区和包含有需要数量的存储控制寄存器的存储控制寄存器区；所述协处理器部分包括运算核心区、运算控制区、及含有需要数量的运算控制寄存器的运算控制寄存器区；所述控制部分包括存储/运算控制逻辑电路、控制信号寄存器、写数据寄存器、读数据寄存器及存储器/协处理器ID验证电路；所述存储部分的存储控制寄存器区与所述协处理器部分的运算控制寄存器区及所述控制部分中的存储器/协处理器ID验证电路连接，所述存储部分和协处理器部分分别具有指定存储器ID和协处理器ID，这些ID存储于集成有协处理器的包式存储器大规模集成电路中，其中指定存储器ID和协处理器ID中的每一个能够从与包式存储器/协处理器总线连接的所有集成有协处理器的包式存储器大规模集成电路中所有存储部分和协处理器部分中唯一地指定一个存储部分或一个协处理器部分。