[发明专利]具总线调停机制的高速处理器系统无效
| 申请号： | 98100817.8 | 申请日： | 1998-02-16 |
| 公开（公告）号： | CN1148666C | 公开（公告）日： | 2004-05-05 |
| 发明（设计）人： | 加藤周平;佐野高一 | 申请（专利权）人： | 新世代株式会社 |
| 主分类号： | G06F13/36 | 分类号： | G06F13/36 |
| 代理公司： | 中科专利商标代理有限责任公司 | 代理人： | 朱进桂 |
| 地址： | 日本国*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种建于一单一半导体芯片上的具有总线调停机制的高速处理器系统。该处理器系统包含有，至少一个总线主控器、复数个总线及复数个总线副控器。每一总线包含有，一独立的地址总线、一独立的数据总线和个自的数据传输能力。每一总线主控器包含有复数个独立的总线接口，且该独立的每一总线接口与其中的一总线连接。每一总线副控器与具有相对应的数据传输能力的一总线连接。 | ||
| 搜索关键词： | 总线 调停 机制 高速 处理器 系统 | ||
【主权项】：
1.一种建于一单一半导体芯片上的系统，包含有：复数个总线，每一总线备有一独立的地址总线、一独立的数据总线和个自的数据传输能力；至少一个总线主控器，该总线主控器备有复数个直接与该复数个总线连接的独立的总线接口，且该独立的每一总线接口与其中的一个总线连接；以及，复数个总线副控器，每一总线副控器有个自的数据传输能力，且与具有相对应的数据传输能力的该复数个总线中的一个总线连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于新世代株式会社，未经新世代株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/98100817.8/，转载请声明来源钻瓜专利网。
