[发明专利]在芯片堆砌结构中的无源网络和具有无源网络的电组件无效
| 申请号： | 97198329.1 | 申请日： | 1997-09-25 |
| 公开（公告）号： | CN1132204C | 公开（公告）日： | 2003-12-24 |
| 发明（设计）人： | K·D·埃赫霍尔策;G·凯恩兹 | 申请（专利权）人： | 埃普科斯股份有限公司 |
| 主分类号： | H01G4/38 | 分类号： | H01G4/38;H01G4/40;H01L27/01;H01C13/02;H01C1/16 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 马铁良,王忠忠 |
| 地址： | 联邦德*** | 国省代码： | 暂无信息 |
| 权利要求书： | 暂无信息 | 说明书： | 暂无信息 |
| 摘要： | 在一个无源网络中，例如在芯片堆砌结构中的一个CC矩阵，多个电容的内导体在芯片晶片(10)的纵侧平面(L1)上作为端子(1到4)伸出。多个电容的共同接地电极(0)在芯片晶片(10)的两个端侧平面(S1、S2)上引出。 | ||
| 搜索关键词： | 芯片 堆砌 结构 中的 无源网络 具有 组件 | ||
【主权项】：
1.具有芯片晶片(10，20)的芯片堆砌结构中的无源网络，芯片晶片(10，20)具有纵侧平面和两个端侧平面，其中，多个电容(C1至C4)的内导体从芯片晶片(10，20)的第一纵侧平面(L1)上作为第一电端子(1至4)引出，且多个电容(C1到C4)的共同的接地电极(0)在芯片晶片(10，20)的两个端侧平面(S1，S2)上引出，其中，在一个芯片晶片(10，20)的表面上并排设置相应于电容(C1到C4)的数量的电阻区域(R1到R4)，该电阻区在其一个端部分别与所属的电容(C1到C4)的内导体和相应的第一电端子(1至4)相连接，且在其另一端部与芯片晶片(10，20)的与第一纵侧平面(L1)相对的第二纵侧平面(L2)上作为第二电端子(A至D)引出，且其中，在电阻区域(R1至R4)的表面设置有一个铁氧体晶片(F)。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于埃普科斯股份有限公司，未经埃普科斯股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/97198329.1/，转载请声明来源钻瓜专利网。
- 上一篇：离子束中和方法及设备
- 下一篇：磁头装置和磁－光记录装置
