[发明专利]半导体器件的制造方法和半导体器件的封装无效
| 申请号: | 96117913.9 | 申请日: | 1996-12-23 |
| 公开(公告)号: | CN1138302C | 公开(公告)日: | 2004-02-11 |
| 发明(设计)人: | 渡边正树;泽井章能;鸣泷喜一;桥本知明;安永雅敏;柴田润;关博司;藏渕和彦;浅井胜乘 | 申请(专利权)人: | 三菱电机株式会社;菱电半导体系统工程株式会社 |
| 主分类号: | H01L21/56 | 分类号: | H01L21/56;H05K3/46 |
| 代理公司: | 中国国际贸易促进委员会专利商标事务所 | 代理人: | 王以平 |
| 地址: | 日本*** | 国省代码: | 日本;JP |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | 课题是使形成于印刷基板式球状网络阵列的印刷基板上的布线间隔变窄。解决方法是使布线层20a,22a比现有技术形成得薄一个不进行电镀的厚度那么一个量。另外,布线层19a,23a由于只有一层镀层,故比现有技术形成得薄。形成得薄的布线层19a,20a,22a,23a,变成为易于使布线间隔形成得狭窄。 | ||
| 搜索关键词: | 半导体器件 制造 方法 封装 | ||
【主权项】:
1.一种半导体器件的制造方法,具备下述工序: 准备工序,准备具有绝缘基板(18,101)、已形成于该绝缘 基板的第1主面上的第1金属箔(30,103)、和已形成于第2主 面上的第2金属箔(31a,102),并已形成了贯通上述第1金属箔到 达上述第2金属箔同时用该第2金属箔作为盖的第1孔(60,104, 147,150)的第1印刷基板(15a,100); 图形化工序,留下已给上述第1孔加上盖的区域(61,105), 使上述第2金属箔图形化; 粘结工序,把叠层体(16a,90)粘结到上述绝缘基板的上述第 2主面上,使之形成面对作为上述第1孔的盖的区域且已被密封起 来的空洞(39,108); 导电通路形成工序,对上述第1孔施行电镀以形成连接上述第 1和第2金属箔的第1导电通路(25a,111); 开口部分形成工序,在形成上述第1导电通路的工序之后,对 于包括上述第1印刷基板和上述叠层体的集合体,形成达到上述空 洞的开口部分(45,116和117)。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三菱电机株式会社;菱电半导体系统工程株式会社,未经三菱电机株式会社;菱电半导体系统工程株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/96117913.9/,转载请声明来源钻瓜专利网。
- 上一篇:超导体场效应晶体管制造方法
- 下一篇:树脂密封型半导体装置及其制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





