[发明专利]半导体器件的制造方法和半导体器件的封装无效

专利信息
申请号: 96117913.9 申请日: 1996-12-23
公开(公告)号: CN1138302C 公开(公告)日: 2004-02-11
发明(设计)人: 渡边正树;泽井章能;鸣泷喜一;桥本知明;安永雅敏;柴田润;关博司;藏渕和彦;浅井胜乘 申请(专利权)人: 三菱电机株式会社;菱电半导体系统工程株式会社
主分类号: H01L21/56 分类号: H01L21/56;H05K3/46
代理公司: 中国国际贸易促进委员会专利商标事务所 代理人: 王以平
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 课题是使形成于印刷基板式球状网络阵列的印刷基板上的布线间隔变窄。解决方法是使布线层20a,22a比现有技术形成得薄一个不进行电镀的厚度那么一个量。另外,布线层19a,23a由于只有一层镀层,故比现有技术形成得薄。形成得薄的布线层19a,20a,22a,23a,变成为易于使布线间隔形成得狭窄。
搜索关键词: 半导体器件 制造 方法 封装
【主权项】:
1.一种半导体器件的制造方法,具备下述工序: 准备工序,准备具有绝缘基板(18,101)、已形成于该绝缘 基板的第1主面上的第1金属箔(30,103)、和已形成于第2主 面上的第2金属箔(31a,102),并已形成了贯通上述第1金属箔到 达上述第2金属箔同时用该第2金属箔作为盖的第1孔(60,104, 147,150)的第1印刷基板(15a,100); 图形化工序,留下已给上述第1孔加上盖的区域(61,105), 使上述第2金属箔图形化; 粘结工序,把叠层体(16a,90)粘结到上述绝缘基板的上述第 2主面上,使之形成面对作为上述第1孔的盖的区域且已被密封起 来的空洞(39,108); 导电通路形成工序,对上述第1孔施行电镀以形成连接上述第 1和第2金属箔的第1导电通路(25a,111); 开口部分形成工序,在形成上述第1导电通路的工序之后,对 于包括上述第1印刷基板和上述叠层体的集合体,形成达到上述空 洞的开口部分(45,116和117)。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三菱电机株式会社;菱电半导体系统工程株式会社,未经三菱电机株式会社;菱电半导体系统工程株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/96117913.9/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top