[发明专利]处理器及其运算方法以及数据处理器无效
| 申请号： | 96102871.8 | 申请日： | 1996-04-11 |
| 公开（公告）号： | CN1129066C | 公开（公告）日： | 2003-11-26 |
| 发明（设计）人： | 市川武史 | 申请（专利权）人： | 佳能株式会社 |
| 主分类号： | G06F7/50 | 分类号： | G06F7/50;G06F7/52 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 冯赓宣 |
| 地址： | 暂无信息 | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 在一种用于进行包括若干多位数据的加法的运算的处理器中将若干多位数据的公共位上的数值以并行方式输入到各个位的数字检测器组中，以二进制的表示方式输出在输入的数值中的高(电平)信号的数目，以及将来自若干ND的输出利用全加器相加，高速完成相加而没有进位。此外，没有公共位的数据在相加之前被总和到一单一数据中。 | ||
| 搜索关键词： | 处理器 及其 运算 方法 以及 数据 | ||
【主权项】：
1.一种处理器，用于将多个二进制值相加，所述多个二进制值中的每一个二进制值都具有多位，该处理器包括：数目检测装置，用于检测所述多个二进制值的多位中的各位上具有值1的位的数目并把以二进制表示的该检测的数目作为各位的位置的相加结果而输出该检测数目；以及相加装置，用于接收从所述数目检测装置输出的相加结果并计算该相加结果的一个和，其中所述数目检测装置包括：判定装置，用于分别判定具有值1的位的该数目是否小于多个预定的值中的每一个预定值，以及二进制数据输出装置，用于根据所述判定装置的判定结果而检测具有值1的位的数目并以二进制表示的形式输出该检测数目。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于佳能株式会社，未经佳能株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/96102871.8/，转载请声明来源钻瓜专利网。
