[发明专利]计算机系统的超高速缓冲存贮器控制装置无效
| 申请号： | 94107992.9 | 申请日： | 1994-07-26 |
| 公开（公告）号： | CN1115892A | 公开（公告）日： | 1996-01-31 |
| 发明（设计）人： | 唐灿弼;刘秉章 | 申请（专利权）人： | 联华电子股份有限公司 |
| 主分类号： | G06F12/00 | 分类号： | G06F12/00;G06F9/06 |
| 代理公司： | 柳沈知识产权律师事务所 | 代理人： | 马莹 |
| 地址： | 台湾省新竹*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 计算机的超高速缓冲存贮器控制装置，该计算机系统包括具有内部超高速缓冲存贮器的主处理器、主存贮器和次级超高速缓冲存贮器。该装置包括控制逻辑单元，可在主处理器读取存贮位址并进入读取未命中状态时指令主处理器进行询问周期，并将当时该内部超高速缓冲存贮器位置中的数据状态改标为无效数据，以使快取数据包容于次级超高速缓冲存贮范围中。该装置并可在主处理器进行数据线充填时，使变动位元包容于次级超高速缓冲存贮的范围中。 | ||
| 搜索关键词： | 计算机系统 超高速 缓冲 存贮器 控制 装置 | ||
【主权项】：
1.一种计算机系统超高速缓冲存贮器控制装置，该装置装设在包括具有内部超高速缓冲存贮器的主处理器，系统主存贮器，以及一设置于该主处理器与该系统主存贮器之间的次级超高速缓冲存贮器的计算机系统中；该超高速缓冲存贮器控制装置包括有控制逻辑单元，可在该主处理器读取存贮位址，并进入读取未命中的状态时，指令主处理器进行访问周期，并控制主处理器的控制信号而将当时该主超高速缓冲存贮器位置中的数据状态改标示为无效的数据，以使超高速缓冲存取数据被包容于次级超高速缓冲存贮器的范围之中，并在主处理器进行数据线充填时，指令主处理器立即进行当时数据的写入动作，造成次级超高速缓冲存贮器达到写入命中的结果，以使得变动位得以包含于次级超高速缓冲存贮器的范围之中。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司，未经联华电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/94107992.9/，转载请声明来源钻瓜专利网。
- 上一篇：绞股蓝冲剂
- 下一篇：二面式经编织物的编织方法及其编织结构
