[发明专利]计算机系统的超高速缓冲存贮器单次写入结构

摘要

计算机超高速缓冲存贮器单次写入装置，该计算机包括具有内部超高速缓冲存贮器的主处理器，主存贮器和次级超高速缓冲存贮器。该装置包括控制逻辑单元，可控制主处理器存贮写入模式输入信号，将当时数据线置于共用状态，以便进行第一次写入命中的写入动作，并在该装置上留下变动的状态记录，并控制主处理器的存贮写入模式输入信号，将存贮写入变为回写模式，使后续写出动作可被保留而不立即写出，从而节省时钟周期。

主权项

1、一种超高速缓冲存贮器的单次写入装置，该装置装设在包括具有内部超高速缓冲存贮器的主处理器、系统主存贮器以及一设置于该主处理器与该系统主存贮器之间的次级超高速缓冲存贮器的计算机系统中；该超高速缓冲存贮器的单次写入装置包括有控制逻辑单元，可在该主处理器进行存贮读取的动作时控制主处理器存贮写入模式输入信号，而将当时数据所在的数据一线的数据状态置于共用的状态，以便第一次写入命中的写入动作开始进行，并在超高速缓冲存贮器的相对变动位上留下变动的状态记录，并在主处理器进行第一次存贮写出的动作时控制主处理器的存贮写入模式输入信号，将存贮写入的模式变换为回写的模式，使得后续的存贮写出动作皆可以被暂时保留起来，不立即写出去，以节省系统的时钟周期。