[发明专利]非易失性半导体存储器件及其所用的优化编程方法

摘要

一种非易失性半导体存储器，特别是“与非”结构的EEPROM，及一种对它的优化编程方法。该存储器包括由一组串联存储单元构成的“与非”结构存储单元阵列，每个存储单元由电荷存储层和半导体基片上的控制栅极相迭而构成，并可通过电荷存储层与基片间的电荷互换实现电擦除，数据锁存电路LT；高电压源电路HV，电流源电路CS；程序检验电路PC；及程序状态检验电路PS。程序状态被优化并不受参数变化之影响，通过采用验证电位而避免过度编程，由于采用芯片内部验正功能自动优化编程，芯片的功能得到加强。无须外部控制，则整个系统性能亦被加强。此外，采用了已有的带页功能的闪烁存储器中的页寄存器PB，则本发明可用于已有的产品中。

主权项

1.一种非易失性半导体存储器件，包括：一个存储单元阵列，具有由一组串联的存储单元构成的“与非”结构单元，每个存储单元由半导体基片上的叠在一起的电荷存储层和控制栅极构成，并可通过在电荷存储层与基片之间的电荷相互交换而实现电擦除，其特征在于，它还包括：数据锁存电路LT，以将程序数据赋予该存储单元阵列的位线BL1—BL1024；高电压源电路HV，以根据数据锁存电路LT的数据状态向该存储单元阵列的位线提供预定的高电压；电流源电路CS，用于在数据被编入存储单元阵列之后向该存储单元阵列的位线提供验证电流，以检验数据程序状态；程序检验装置PC，当验证电压被加到存储单元阵列中某一待测存储单元的控制栅极上时，根据加在位线上的验证电流是否流过该存储单元而将数据存储电路LT中的数据状态进行反转；程序状态检验电路PS，根据程序检验装置对数据锁存电路LT的数据状态进行反转的操作而产生一个程序状态检测信号。