[发明专利]安全度解码器

摘要

以微处理器为基础的安全度解码器，它用于车载的干线铁路和快速运输的自动列车保护系统的安全处理系统中；其设计是采用一种方法以容许特定的信号瓦解种类和一种方式使反面故障的概率具有可计算的上界。线圈将外部的或路边的信号传递给装置，该装置包含两个通道并提供由解调而得出的外部信号的脉冲之周期和占空比的测度值，在每个通道内各使用一个计数器，容错累积度解码装置亦包括在内，累积最大容错量和最短积累时间是选定的度代码的函数。

主权项

1.一种安全度解码器，系用于一安全处理系统中以提供自动列车保护，包括：一个检拾线圈以拾起外部信号；与检拾线圈相连的装置，包括两个通道，用于对所述信号经解调得到的脉冲作周期和占空比的测量，各通道有一输出；在各所述通道中皆有一计数器；与所述通道输出相连的容错累积度解码装置，累积容错之最大数量，以及积累此数量所需的最少时间，皆为选定的度代码之函数；所述容错累积度解码装置包含(a)在各所述通道中提取占空比信息以及周期长度之装置，占空比信息系由允许一个通道的计数器在进入信号的正向部分期间进行计数而积累，而另一通道则在进入信号的整个周期期间增量其中的计数器；和(b)确定周期和占空比计数有效性的装置，这些计数是相对于各度代码规定值的允许范围在奇数和偶数循环上接收的。