[其他]先行控制的数据处理系统

摘要

数据处理系统至少由一个主存贮器与中央控制器组成。主存贮器存放中央控制器要执行的指令。主存贮器内部包括一个偶数部分缓冲器与奇数部分缓冲器，分别用来临时存放偶数地址与奇数地址的指令。这些经缓冲器的预取指令按序从这两个缓冲器交替地送往中央处理器。

主权项

1.数据处理系统，至少包括一个主存贮器与一个中央控制器，中央控制器读出存放在主存贮器内的指令，并执行这些读出的指令；主存贮器包括一个偶数存贮器体与一个奇数存贮器体，分别由偶数地址与奇数地址确定，这两个存贮器体彼此独立工作；其特征在于：主存贮器还包括一个偶数预取指令缓冲器与奇数预取指令缓冲器，分别与偶数存贮体与奇数存贮器配合工作；在中央控制器发出取指请求(“IREQ”)之前主存贮器按序从偶数与奇数存贮器体读出指令，并将这些读出的指令存入相应的预取指令缓冲器；主存贮器在响应中央控制器发出的取指请求(“IREQ”)时对偶数与奇数预取指令缓冲器进行控制，使存放的预取指令交替地从偶数与奇数预取指令缓冲器产生，然后将它们送往中央控制器；主存贮器还包括一个偶数监测电路与一个奇数监测电路，它的产生结果监测信息，指示预取指令是否已经分别预先存入相应的预取指令缓冲器；中央控制器每次当指令序列发生中断(例如地址跳步)时产生起动指令预取信号(“IPST”)，用以启动主存贮器中的预先读数控制以及从存贮器体读出的指令，起动指令预取信号是在发出取指信号(“IREQ”)之前发出的；和主存贮器由其中的存贮器控制逻辑电路控制，存贮器控制逻辑电路工作时根据监测电路的结果监测信息，完成从预取指令缓冲器预先读取指令的操作，将这些读出的指令存入预取指令寄存器，然后响应发出的取指请求(“IREQ”)将已存好的预取指令从相应的预取指令缓