[发明专利]一种基于波兹编码方案的数字域存内计算电路及方法在审
| 申请号： | 202211613285.7 | 申请日： | 2022-12-15 |
| 公开（公告）号： | CN116088792A | 公开（公告）日： | 2023-05-09 |
| 发明（设计）人： | 司鑫;张兆阳;刘斐然;高寅海;郭安;王博;蒲星宇;何圣楠 | 申请（专利权）人： | 东南大学 |
| 主分类号： | G06F7/523 | 分类号： | G06F7/523;G06F7/50;G11C11/418;G11C11/419;G11C7/12;G11C7/18;G11C8/14;G11C8/08;G11C11/413 |
| 代理公司： | 南京瑞弘专利商标事务所(普通合伙) 32249 | 代理人： | 沈廉 |
| 地址： | 211102 江*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明是一种基于波兹编码方案的数字域存内计算电路及方法，该电路由多个存算单元在列上重复排列构成，每个存算单元包括4个SRAM存储单元阵列、4个波兹乘法单元阵列、4个多通道加法树单元、1个外部移位加法单元，在列上重复排列的多个存算单元共用1个波兹编码输入单元。SRAM存储单元阵列用于存储计算时需要的权重数据。波兹编码输入单元对外部输入进行波兹编码，波兹乘法单元进行乘操作，多通道加法树单元对多个波兹乘法结果累加，外部移位加法单元对于4个加法树的输出进行移位相加，组合输出多位计算结果。本发明受工艺、电压、温度影响小，计算的速度和准确度高；突破了数字域存内计算周期多的瓶颈，提升吞吐率，实现全精度计算。 | ||
| 搜索关键词： | 一种 基于 编码 方案 数字 域存内 计算 电路 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于东南大学，未经东南大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202211613285.7/，转载请声明来源钻瓜专利网。
