[发明专利]一种用于双线性对的二次扩域模乘算法及其硬件架构

摘要

本发明提供一种用于双线性对的二次扩域模乘算法及其硬件架构，涉及高性能标识密码硬件设计技术领域，包括：利用Karatsuba乘法以及lazy Reduction设计的二次扩域模乘算法。该模乘算法大大减少了二次扩域运算时所需要的计算量，通过减少冗余运算，并且对二次扩域模乘算法计算步骤进行并行排布，减少计算所需周期，在计算256位模乘，操作数位宽为64位时，仅需19个周期，最大运算速率达1.3Ghz，耗时14.25ns即可完成。本设计通过减少冗余运算以及实现并行排布的方法，减少了二次扩域模乘硬件资源消耗，减少了运算时间的情况下同时增加了结构的灵活性，最终可以快速实现双线性对运算。