[发明专利]用于处理计算机总线的错误或误路由分组的延迟优化机制在审

专利信息
申请号: 202011544638.3 申请日: 2020-12-24
公开(公告)号: CN113760602A 公开(公告)日: 2021-12-07
发明(设计)人: S·乔德里;D·达斯夏尔马;M·韦格 申请(专利权)人: 英特尔公司
主分类号: G06F11/14 分类号: G06F11/14
代理公司: 永新专利商标代理有限公司 72002 代理人: 刘瑜
地址: 美国加*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 本公开涉及用于处理计算机总线的错误或误路由分组的延迟优化机制。系统和设备可以包括协议栈电路,其用于执行某些方法,包括:接收流控制单元(微片)报头和事务层分组(TLP)有效载荷,该TLP有效载荷包括第一部分和第二部分;确定微片报头没有错误;基于微片报头没有错误,将微片报头和TLP有效载荷的第一部分转发给链路伙伴;识别出微片包含来自TLP有效载荷的第二部分的错误;并且向链路伙伴发送数据链路层分组(DLLP)以指示TLP有效载荷中的错误。
搜索关键词: 用于 处理 计算机 总线 错误 路由 分组 延迟 优化 机制
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/202011544638.3/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top