[发明专利]一种抗窄带干扰电路

摘要

本发明提供的抗窄带干扰电路，包括：4个数据转换单元，用于分别将4路中频数据转换为4路准基带数据；循环缓存单元，用于按照预设控制逻辑循环缓存4路准基带数据；数据选择单元，用于按照预设控制逻辑读取循环缓存单元中的4路准基带数据并输入至抗干扰单元；抗干扰单元，用于采用2路并行加窗以及2点并行输入、输出结构的FFT和IFFT策略，依次分时对4路准基带数据进行抗窄带干扰处理得到4路无干扰频带数据；抗干扰单元的运行频率为中频数据采样频率的2倍。本发明通过FFT、IFFT的分时复用，将同时抑制4路窄带干扰所需的FFT的路数、干扰检测与抑制的路数、IFFT的路数减少为1路，极大地减少了资源占用，易于工程实现。