[发明专利]数据加权平均算法模块和模数转换电路

摘要

本发明公开了一种数据加权平均算法模块和模数转换电路，其中数据加权平均算法模块包括不少于三组的并行结构，且并行结构包括连接形成循环体的状态机单元、逻辑比较器、指针产生器和触发器，状态机单元用于根据触发器的反馈信息和前一组并行结构中状态机单元的状态输出信息获取当前的状态输出信息；指针产生器用于根据当前的逻辑比较结果和前一组并行结构逻辑比较器输出的逻辑比较结果确定指针输出信息，以使得外部高位电容阵列中的每个电容被选择的几率相同。本发明具有处理数据速度更快、结构简单、功耗低的特点，且使得对外部多位高位电容阵列中的每个电容的选择概率均相同，使得该模块对电容的失配误差最小化，进而提高模数转换器的精度。